तह Verilog ( "आरंभ" - "अंत") में जी कोड

EDAboard.com फोरम सूचकांक -> इलेक्ट्रॉनिक प्राथमिक प्रश्न -> तह Verilog ( "आरंभ" - "अंत") में जी कोड

लेखक

संदेश

davyzhu

में शामिल हो: मई 23, 2004
डाक: 521
मदद: 3
स्थान: पूर्वी

14 सितम्बर 2006 15:28 तह Verilog ( "आरंभ" - "अंत") में जी कोड

हाय सब,

मैं GVIM में तह Verilog कोड को चाहते हैं.

Verilog कोड खंड "" शुरू होता है - "अंत" जोड़ी. क्या कैसे GVIM में तह का उपयोग करने के बारे में कोई ट्यूटोरियल बात की? और GVIM का समर्थन करता है "आरंभ" - "अंत" जोड़ी तह? धन्यवाद!

BTW, मेरे GVIM संस्करण 6.2 है.

सादर,
डेवी

वापस शीर्ष पर

Google
ऐडसेंस
गूगल ऐडसेंस

14 सितम्बर 2006 15:28 विज्ञापन

वापस शीर्ष पर

Harmasha

शामिल: 03 Jan 2006
डाक: 72
मदद: 4

15 सितम्बर 2006 17:33 पुन: Verilog वलन ( "आरंभ" - "अंत") कोड

नमस्ते,
तुम lcarify कर सकते हैं जो जोड़ती है?

(यह मानते हुए कि यह शुरू खोल रहा है और सही ढंग से यह इसी अंत के साथ समापन हो, तो
Gvim चेक केवल विराम तह.
तुम अपनी खुद की एक कोडन नीति को इस जाँच से बाहर के विकास की जरूरत है.
एक ही रास्ता इरादा है.
प्रारंभ करना
xxxx
xxxx
xxx (यदि)
प्रारंभ करना
yyyy
yyyy
अंत
अन्यथा
प्रारंभ करना
zzz
zzz
अंत
xxxx
xxxx
अंत

आशा है कि मैं तुम को मंजूरी दे दी.)

वापस शीर्ष पर


	EDAboard.com फोरम सूचकांक -> इलेक्ट्रॉनिक प्राथमिक प्रश्न -> तह Verilog ( "आरंभ" - "अंत") में जी कोड