| लेखक | संदेश |
|---|
zhoury
में शामिल हो: 25 अप्रैल 2002
डाक: 27
|  05 जुलाई 2002 10:49 डिजाइन CPU | | |
|
| | अब मैं एक 64 बिट CPU डिजाइन करने के लिए एक preject है. मुझे लगता है कि यदि आपको लगता है कि और खुशी के साथ दूसरों की मदद करने के लिए अनुभव है जिसे मुझे दोपहर that.pls करने में अनुभव है पूछने के लिए कोई सवाल है. |
|
| वापस शीर्ष पर | |
 |
बक़्की
में शामिल हो: 18 मार्च 2002
डाक: 97
स्थान: इसराइल
| | 05 जुलाई 2002 11:05 | | |
|
| नमस्ते
तुम पर vhdl CPU कोर के कुछ जानकारी है:
www.opencores.org
तुम वहाँ भी पूछ सकते हैं.
सादर. |
|
| वापस शीर्ष पर | |
|
zhoury
में शामिल हो: 25 अप्रैल 2002
डाक: 27
| | 05 जुलाई 2002 14:48 | | | टैग: कैसे एक CPU डिजाइन करने के लिए |
|
| बक़्की के लिए पहले धन्यवाद.
अब मैं एम्बेडेड सीपीयू की तुलना में एक और अधिक जटिल असली CPU डिजाइनिंग में शामिल कर रहा हूँ. यह इंटेल IA64.So के लिए संगत अब मैं जो Intel या ibm.I के लिए काम किया है दोस्त बनाना चाहता हूँ डिज़ाइन किया गया है कि वे कैसे इस तरह के CPU डिजाइन पता करने की जरूरत है. |
|
| वापस शीर्ष पर | |
|
ऐस-एक्स
में शामिल हो: 25 जनवरी 2002
डाक: 590
मदद: 26
| | 05 जुलाई 2002 15:53 | | |
|
| IA-64? 
संभावना नहीं! शायद, यह बाजार पर सबसे जटिल प्रोसेसर है. यह x86 कोड आंतरिक VLIW प्रतिनिधित्व करने के लिए (CISC आर्किटेक्चर) से गतिशील कोड अनुवाद का समर्थन करता है. मैं आपको और अधिक: क्यों नहीं वाणिज्यिक उपलब्ध VLIW प्रोसेसर है मुख्य कारण बताओ कि प्रोसेसर के इन प्रकार, जो आपके एल्गोरिथ्म में विभिन्न शाखाओं के माध्यम से देखने के लिए सक्षम होंगे और बहुत जटिल संकलक की जरूरत है कि लंबे समय से शब्द कमांड में अनुवाद करेंगे. ये लोग इंटेल और हिमाचल प्रदेश () से भी अधिक पागल काम किया - वे हार्डवेयर में इस संकलक लागू! वे कई वर्षों के लिए इसे बनाया है.
और अब, तुम कैसे हो, जब तुम इस डिजाइन पूरा करेंगे लगता है? अगर तुम भाग्यशाली हो जाएगी मैं इसे 20 वर्षों में किया जाएगा, आशा?!
शुभकामना के साथ,
ऐस-एक्स. |
|
| वापस शीर्ष पर | |
|
zhoury
में शामिल हो: 25 अप्रैल 2002
डाक: 27
| | 05 जुलाई 2002 16:25 मुझे नहीं जोकर हूँ. | | | टैग: कैसे एक CPU डिजाइन करने के लिए |
|
| | मैं गंभीरता से. अगर कोई मुझे मेरे बजे pls की मदद करने में दिलचस्पी है. अब हम लगभग 4 लाख फाटकों chinset के विकास के लिए अनुभव है और बहुत कुछ करना चाहता हूँ. अब मैं डिजाइन CPU के लिए नया हूँ और chipset और CPU के बीच का अंतर जानना चाहता हूँ. मैं especialy कैसे है synopsys डीसी और designware का उपयोग करते हुए डिजाइन कम स्थूल ऐसी alu.We डिजाइन करने के लिए इस तरह के CPU के डिजाइन के लिए बुनियादी जानना चाहता हूँ. लेकिन मैं क्योंकि CPU chipset से ज़्यादा द्वार है और अधिक है यह CPU के लिए उचित तरीका नहीं है ठीक समय restric. अगर किसी को इस तरह के अनुभव pls है मुझे बजे. |
|
| वापस शीर्ष पर | |
|
ASIC
में शामिल हो: 18 मई 2001
डाक: 220
| | 05 जुलाई 2002 17:23 | | |
|
| ऐस-एक्स, सिर्फ इसलिए कि तुम यह नहीं कर सकता, वह yechen नहीं कर सकते इसका मतलब यह नहीं है. [क्षमा करें ऐस-एक्स, मैं वापस अपने कुछ शब्दों की, यह एक बुरी तरह से मतलब नहीं था] ले
इसके अलावा, सबसे DSPs है, TI 6000 श्रृंखला की तरह WLIW, और TI सी compilers वास्तव में उपलब्ध हैं और आज काम कर रहे हैं. अंत में, यदि चिप IA64 संगत, Borland या एम $ के संकलक करता है. Yechen परेशान करने के लिए नहीं होता 
yechen, सूर्य UltraSparc आईआईई CPU के लिए verilog कोड सूर्य की वेब साइट पर मुफ्त डाउनलोड के लिए उपलब्ध है. साथ ही, आप Leon CPU पर देखना चाहता हूँ सकता है. यह एचडीएल स्रोत का भी मुफ्त में उपलब्ध है. दोनों CPUs एचडीएल और दोनों के साथ $ $ ys डीसी लिपियों ynop आने का उपयोग किया जाता है. नहीं DW यद्यपि 
CPU वास्तुकला के लिए, मैं IA64 से परिचित नहीं हूँ, लेकिन जैसा कि नहीं यह इंटेल का विचार था करने के लिए मिल को x86 कोड अनुवाद का पूरी तरह मुक्त हो? कबाड़ के इस टुकड़े के बिना, इस CPU सिर्फ आधा आकार, होगी शायद इस पाइप लाइन में 20% के चरणों का उपयोग करें और सत्ता 1 / 4 उपभोग? से मैं क्या देखता हूँ, एक WLIW को x86 प्रोसेसर अधिक से अधिक बनाने के लिए आसान हो जाएगा.
शायद तुम कुछ IA64 datasheets की दिशा में मुझसे बात कर सकते हैं?
अगर आप एक क्लोन IA64 दिया अंत में, इंटेल, अपने पिछवाड़े से दूर पर मुकदमा नहीं होगा?
ASIC
ASIC द्वारा 07 जुलाई 2002 16:05 पर संपादित अंतिम; में 1 बार संपादित कुल |
|
| वापस शीर्ष पर | |
|
zhoury
में शामिल हो: 25 अप्रैल 2002
डाक: 27
| | 06 जुलाई 2002 2:56 | | |
|
| धन्यवाद asic. मैं सूरज के CPU के माध्यम से सोचने के लिए बहुत खुशी होगी.
BTW किसी डिजाइन CPU करने के लिए कुछ अच्छे उपकरण बात कर सकते हैं? अगर मैं यहाँ सभी के साथ साझा करेंगे मैं खरीदते हैं. |
|
| वापस शीर्ष पर | |
|
ntxp
में शामिल हो: 29 मई 2002
डाक: 57
| | 06 जुलाई 2002 4:01 | | | टैग: कैसे एक CPU डिजाइन करने के लिए |
|
| जैसा कि Sparc CPU Verilog RTL के साथ आता है, मुझे लगता है कि यदि आप कुछ और अधिक घने डिजाइन करने और IA64 का क्लोन के रूप में पैक की जरूरत CPU डीसी का उपयोग करते हुए, हालांकि, डिजाइन किया जा सकता है इस तरह, कुछ मैक्रोज कस्टम डिजाइन की आवश्यकता हो सकती है, सोचा है और इसे वापस करने के लिए आ जाएगा मतलब योजनाबद्ध और आदिम लेआउट संपादक, तो अगर मैं इस परियोजना को शुरू करने के लिए, मैं डीसी, ताल और Avant जैसे परंपरागत साधनों का प्रयोग करेंगे (oh.. इसे SNPS अब है) की आवश्यकता है.
VLIW का एक और अच्छा उदाहरण वाणिज्यिक Trimedia है, फिलिप्स ने संकलक का निर्माण किया है और मैं कम से कम एक Trimedia क्लोन, जो एक कंपनी द्वारा पाकिस्तान (नहीं रॉकेट प्रौद्योगिकी) बनाया गया है पता है, यह अभी और उपयोगकर्ता को Trimedia का संकलन उपकरण का उपयोग करने की आवश्यकता है क्लोन बनाता है जब तक यू नए VLIW अपने ब्रांड बाहर रोल करना चाहते हैं, तो इसी तरह, नहीं, एक की जरूरत है कि सॉफ्टवेयर के बारे में चिंता करने की.
BTW, आप निम्न पुस्तकों दिलचस्प है जब आपके क्लोन की वास्तुकला डिजाइन मिल सकता है:
कंप्यूटर वास्तुकला - एक मात्रात्मक दृष्टिकोण (संस्करण 3.)
परिसर सिस्टम एंबेडेड का डिजाइन
परियोजना वाह!
ntxp. |
|
| वापस शीर्ष पर | |
|
zhoury
में शामिल हो: 25 अप्रैल 2002
डाक: 27
| | 06 जुलाई 2002 14:27 | | |
|
| अब मैं बस स्थूल डिजाइनिंग के लिए सोच रहा हूँ. वहाँ डिजाइन के लिए किसी भी व्यावसायिक उपकरण है.
BTW हम क्लोन नहीं हैं IA64. |
|
| वापस शीर्ष पर | |
|
ऐस-एक्स
में शामिल हो: 25 जनवरी 2002
डाक: 590
मदद: 26
| | 06 जुलाई 2002 14:29 | | |
|
| बस स्थिति स्पष्ट करने के लिए:
-------------------------
मैं IA64 लिए compilers के साथ समस्याओं के बारे में नहीं बताया - x86 के लिए किसी भी संकलक काम करेंगे, लेकिन ठीक इसके आंतरिक संरचना के बारे में - जो आंतरिक VLIW (महाकाव्य) को प्रतिनिधित्व x86 आज्ञाओं अनुवाद एक संकलक, के रूप में काम करता है IA64 का हिस्सा! यह एक हिस्सा IA64 प्रोसेसर का सबसे जटिल अंग है!
TriMedia, MediaEngine, TI और दूसरों की चिंता - इन सभी प्रोसेसर के डीएसपी, या, और हमारे विषय के करीब हो रहे हैं - वे SIMD (एकल निर्देश एकाधिक डेटा) कर रहे हैं - जो बिना पर VLIW वास्तुकला का लाभ प्राप्त करने के लिए प्राकृतिक रास्ता है -जटिल संकलक. लेकिन मैं आम-उद्देश्य VLIW प्रोसेसर के लिए compilers के बारे में कहा था! फिर, तुम क्यों नहीं शुद्ध VLIW सामान्य-इस कंपनी बाजार से गायब हो गया उद्देश्य प्रोसेसर Multiflow (, सिवाय - पर है) हो? वैसे भी, मैं अभी कैसे जटिल समझाने की संकलक के साथ इस उदाहरण प्रदान IA64 की प्रकृति है. इस URL पर एक नज़र दे यह स्पष्ट करने के लिए: http://developer.intel.com/design/itanium/idfisa/index.htm
इसलिए, मेरी सलाह IA64 साथ नहीं शुरू करने के लिए है, लेकिन किसी भी अन्य वास्तुकला के साथ. with processor design). के रूप में मैं, कि प्रोसेसर डिजाइन के साथ yechen का यह पहला अनुभव है) एहसास IA64 प्रोसेसर डिजाइन में novices के लिए सबसे खराब विकल्प (जहाँ तक जाता है.
is right - you'd better start with this nice book from David Patterson and John Hennessy: और ntxp सही है - आप बेहतर डेविड पैटरसन और जॉन Hennessy से यह अच्छी किताब के साथ शुरू होता:
http://www.amazon.com/exec/obidos/ASIN/1558605967/qid=1025958103/sr=8-1/ref=sr_8_1/104-0586871-8110369
यह आप आधुनिक के वास्तुशिल्प के विवरण के बारे में कुछ सुझाव देंगे.
शुभकामना के साथ,
ऐस-एक्स. |
|
| वापस शीर्ष पर | |
|
dainis
में शामिल हो: 15 मई 2001
पोस्ट: 1451
मदद: 56
| | 06 जुलाई 2002 18:59 | | |
|
| देखो:
ज ** p: / / w * wf-cpu.org /
ज ** p: / / w * w.fpgacpu.org / links.html |
|
| वापस शीर्ष पर | |
|
ntxp
में शामिल हो: 29 मई 2002
डाक: 57
| | 08 जुलाई 2002 4:55 | | |
|
| शुक्र ऐस-एक्स अच्छे संकेत के लिए.
मैं yechen एक और transmeta का निर्माण करने जा रही है और यह ऐसी एक सपना है शांत होगा.
वापस वास्तविकता में आओ, मुझे लगता है कि IA64 या ISA इसे करने के लिए (भी) के प्रदर्शन अनुकूलता का उल्लेख करने के लिए सहमत नहीं संगत बड़े काम का एक टुकड़ा है. यदि yechen वास्तव में इस परियोजना को करने में दिलचस्पी है, मैं तुम्हें च-CPU तरह यह करना है, अन्यथा ऐस लोगों के एक समूह को इकट्ठा करना चाहिए-20 साल की एक्स के प्रक्षेपण इस काम पर लगता है overly आशावादी हैं.
ग्रेट सपना वैसे भी,
ntxp |
|
| वापस शीर्ष पर | |
|
zhoury
में शामिल हो: 25 अप्रैल 2002
डाक: 27
| | 08 जुलाई 2002 15:25 | | |
|
| सब से ऊपर धन्यवाद.
हाँ, हम लोग इस project.And मैं इस परियोजना के लिए EDA चार्ज कर रहा हूँ बहुत कर दिया है. तो मैं ज्यादा ऐसे asic डिजाइन प्रवाह में दिलचस्पी है. इस IA64 वास्तुकला complexity.We के बारे में चिंतित नहीं हूँ वास्तव में मैं कहता हूँ इस डिजाइन के लिए बहुत अच्छा आदमी है. इस संकलक सवाल भी है. अब मैं क्या डिजाइन सीपीयू और डिजाइन सामान्य डिजिटल circuit.I के लिए खास है आश्चर्य मतलब डिजाइन प्रवाह और eda उपकरण.
हम IA64 क्लोनिंग नहीं कर रहे हैं. हम बस शायद up.It s' हमें compatibal startup.For मैच एक IA64 compatibal cpu.Performance नहीं डिजाइन करना चाहते हैं ज़्यादा महत्वपूर्ण है. |
|
| वापस शीर्ष पर | |
|
farmerwang
में शामिल हो: 29 मई 2002
डाक: 60
मदद: 1
| | 25 जुलाई 2002 6:02 | | |
|
| | मैं एक अकादमिक orgnization के लिए काम करना चाहिए यू लगता है. जो यह उत्पाद से ऐसी परियोजना का चुनाव नहीं होगा कुछ पैसे कमाना चाहता हूँ एक कंपनी के लिए. की तुलना में आप कल्पना कर सकते हैं सीपीयू डिजाइन बहुत, बहुत, आप अपनी परियोजना अग्रिम के रूप में इस पहचान लेगा जटिल है. ऐस के साथ मैं दृढ़ता से agress-एक्स कुछ बातों के लिए. मैं एक CPU परियोजना में 3 साल के लिए, यह एक पूरी तरह से MIPS संगत embbed CPU है, यह हम 2 साल लगे envovled था हमारे FPGA प्रोटोटाइप पर WINCE जीयूआई को बूट से पहले हम कर सकते हैं. इससे पहले कि कोर स्थिर हो जाता है 3 पुनः जगह ले spins. इस टोंटी के सत्यापन नहीं, डिजाइन (यदि यू) एक उच्च कालद आवृत्ति का पीछा नहीं किया जाएगा. मैं कोई भी कंपनी एक सरकारी पृष्ठभूमि के बिना इस तरह के एक परियोजना को वहन कर सकते हैं लगता है. |
|
| वापस शीर्ष पर | |
|
