नियम | हाल के पदों | विषय आरएसएस | खोज | रजिस्टर | में प्रवेश करें

"लीड" या "चरण डिटेक्टर में पीछे रह जाना?"


Post new topic Reply to topic EDAboard.com फोरम सूचकांक -> एनालॉग सर्किट डिजाइन -> "लीड" या "चरण डिटेक्टर में पीछे रह जाना?"
लेखक संदेश
steadyj



शामिल: 17 अगस्त 2008
डाक: 13


Post 2008 अगस्त 22 20:10

"लीड" या "चरण डिटेक्टर में पीछे रह जाना?"


सभी हाय, मैं 'की' का नेतृत्व या "चरण डिटेक्टर में अंतराल" जज के बारे में उलझन में हूँ.

1 चित्रा एक चरण डिटेक्टर है. 2 चित्रा waveform है जब एक बी जाता है लेकिन इस तथ्य को "एक सुराग बी 'के प्रारंभिक समय पर निर्भर है. 3 के रूप में चित्र में दिखाया गया है, अगर प्रारंभिक समय खड़ी लाल रेखा है, यह हो जाता है "एक बी lags. और दलहन उत्पादन Qb पर बजाय गुणवत्ता आश्वासन पर की जाएगी.

अपने तर्क के साथ तो क्या गलत है? मेरा मानना है कि चरण डिटेक्टर एक विश्वसनीय तरीके के बजाय मनमाने ढंग से प्रारंभिक समय पर निरभर में काम करना चाहिए. अचल रास्ते चरण डिटेक्टर काम क्या है?


क्षमा करें, लेकिन आप में प्रवेश करने की जरूरत है इस संलग्नक देखें

वापस शीर्ष पर
FvM



शामिल: 22 जनवरी 2008
Posts: 4,859
मदद की: 723
स्थान: Bochum, जर्मनी


Post 2008 अगस्त 22 20:25

पुन: "लीड" या "चरण डिटेक्टर में पीछे रह जाना?"


in a real circuit? क्या एक असली सर्किट में है प्रारंभिक समय है? केवल एक उपन्यास. दरअसल, बिजली की आपूर्ति पर मनमाने ढंग से एक पल में बदल गया और FFs प्रारंभिक राज्यों वैसे भी अज्ञात हैं. तो एक चरण डिटेक्टर गिनती बढ़त होगा एक एक चक्र के शुरू में अनिश्चितता में. लेकिन यह कोई असली आवेदन (आमतौर पर एक PLL) में कोई समस्या नहीं है. मैं, आप findout हूँ, शायद इसलिए.
वापस शीर्ष पर
steadyj



शामिल: 17 अगस्त 2008
डाक: 13


Post 2008 अगस्त 22 20:38

"लीड" या "चरण डिटेक्टर में पीछे रह जाना?"


मुझे सच में पता नहीं क्यों. उदाहरण के लिए, एक संदर्भ और इनपुट बी VCO उत्पादन होता है. पर सत्ता के बाद, है आवृत्ति बी ए से कम है तो हम चरण डिटेक्टर इच्छा उत्पादन पर वोल्टेज कर सकते हैं "उत्तर प्रदेश बंदरगाह". दुर्भाग्य से अनिश्चितता शायद विपरीत कार्य है, जो संयुक्त राष्ट्र हमेशा के लिए बंद करने लगता है पर सत्ता के बाद.
कृपया - मुझे सही है. धन्यवाद.
वापस शीर्ष पर
LvW



शामिल: 07 सकना 2008
Posts: 1390
मदद की: 232
स्थान: जर्मनी


Post 2008 अगस्त 23 10:28

पुन: "लीड" या "चरण डिटेक्टर में पीछे रह जाना?"


steadyj ने लिखा है:

1 चित्रा एक चरण डिटेक्टर है. 2 चित्रा waveform है जब एक बी जाता है लेकिन इस तथ्य को "एक सुराग बी 'के प्रारंभिक समय पर निर्भर है. 3 के रूप में चित्र में दिखाया गया है, अगर प्रारंभिक समय खड़ी लाल रेखा है, यह हो जाता है "एक बी lags. और दलहन उत्पादन Qb पर बजाय गुणवत्ता आश्वासन पर की जाएगी.


मुझे डर है, अपने कार्यकाल के समझ रहा हूँ "नेतृत्व" सही नहीं है.
"लीड मतलब है 'नहीं - कि पल्स ट्रेन" ठीक है "के लिए अधिक है बस के सामने सच: अपने लाल रेखा लो और सत्यापित नहीं है कि ट्रेन में एक उच्च राज्य में और ट्रेन बी पहले से ही है. इसलिए, एक बी सुराग
वापस शीर्ष पर
Google
ऐडसेंस
गूगल ऐडसेंस




Post 2008 अगस्त 23 10:28

विज्ञापन




वापस शीर्ष पर
FvM



शामिल: 22 जनवरी 2008
Posts: 4,859
मदद की: 723
स्थान: Bochum, जर्मनी


Post 2008 अगस्त 23 11:14

पुन: "लीड" या "चरण डिटेक्टर में पीछे रह जाना?"


उद्धरण:
दुर्भाग्य से अनिश्चितता शायद विपरीत कार्य है, जो संयुक्त राष्ट्र हमेशा के लिए बंद करने लगता है पर सत्ता के बाद.

एक डिजिटल 4,046 चरण डिटेक्टर के साथ अपने सर्किट तुलना, जो जाना इसी तरह के मुद्दों पर नहीं है, यह काम करना चाहिए.

"Lead" or "Lag" in phase detector?
वापस शीर्ष पर
अरबी संस्करण बल्गेरियाई संस्करण कातालान संस्करण चेक संस्करण डेनिश संस्करण जर्मन संस्करण यूनानी संस्करण अंग्रेजी संस्करण स्पैनिश संस्करण फिनिश संस्करण फ्रांसीसी संस्करण हिंदी संस्करण क्रोएशियाई संस्करण इंडोनेशिया संस्करण इतालवी संस्करण हिब्रू संस्करण जापानी संस्करण कोरियाई संस्करण लिथुआनियाई संस्करण लातवी संस्करण डच संस्करण नार्वे संस्करण पोलिश संस्करण पुर्तगाली संस्करण रोमानियाई संस्करण रूसी संस्करण स्लोवाक संस्करण स्लोवेनियाई संस्करण सर्बियाई संस्करण स्वीडिश संस्करण टैगलोग संस्करण यूक्रेनी संस्करण वियतनामी संस्करण चीनी संस्करण
Post new topic Reply to topic EDAboard.com फोरम सूचकांक -> एनालॉग सर्किट डिजाइन -> "लीड" या "चरण डिटेक्टर में पीछे रह जाना?"
पेज 1 का 1 सभी बार GMT 2 घंटे हैं
इसी प्रकार की विषय:
बिजली की आपूर्ति (3 4 चरण तारों "के लिए" "") (1 5V)
चाहता था """"" waveguide ई विमान filte (2)
( "Tsmc18rf" "M1_POLY1" "(1 द्वारा अवैध)
"सक्रिय" या "PLL देसी में निष्क्रिय फिल्टर" (7)
तह Verilog ( "आरंभ" - "अंत") (1 जी में कोड)
क्या नरम शुरू होता है "" और "5 (के मर समय ')
"पैक" मूलांक convers (1 में unpacked "" और)
सर्वेक्षण **** *** "" शीर्ष स्तर Dummy भरने "" (1)
220v बल्ब (दीपक) "तोड़" (2 के लिए वेक्षक)
सहायता मुझे एक "मेरा वेक्षक"! (1 परियोजना के डिजाइन)


गाली | | प्रशासक | | मध्यस्थ | | समर्थन हमें साइटमैप | |
विषय आरएसएस