अनुरूप ckt रूपांकन प्रक्रिया

D

darkk

Guest
मुझे लगता है कि किसी तरह अनुरूप ckts की प्रक्रिया desing है सॉफ्टवेयर के समान.योजनाबद्ध sortof कोड के रूप में देखा जाता है.नीचे मैं डिजाइन w का एक उदाहरण ले / ताल.

अगर मैं एक बड़ी ckt डिजाइन, पहली बार मैं कुछ अलग खंडों में पूरे एक खाई.

दूसरे, मैं प्रत्येक खंड पर काम शुरू हो, मैं डिजाइन पैरामीटर का उपयोग असली उपकरण पैरामीटर (चौड़ाई, लंबाई, ...) की जगह लेने के लिए कुछ प्रयास बचा.उसके बाद कुछ अनुकार दिनचर्या (झाडू, साजिश, व्यक्तिगत खंड ...), और फिर सत्यापित मैं "डिजाइन राज्य ताल के ADE में 'बचा है.तब मैं इस ब्लॉक के लिए प्रतीक की स्थापना.

तीसरे, उसके बाद मैं inidividual ब्लॉक के सभी के लिए डिजाइन खत्म, मैं इन ब्लॉकों / प्रतीकों साथ हुक होगा.तो यह अनुकरण की बात आती है / पूरे सिस्टम का सत्यापन.

अगर बड़ी ckt इतना नहीं है, मैं अपने डिजाइन की प्रक्रिया के साथ ठीक हूँ.अन्यथा, मैं सिस्टम के कदम के रूप में डिजाइन सिमुलेशन आ मानकों के दसियों के साथ संभालना है, जब से मैं डिजाइन राज्य को बचाने के सकता है / प्रत्येक ब्लॉक के लिए पैरामीटर.कभी कभी, यह सच में गड़बड़ कर दी है.मुझे आश्चर्य है कि अगर मैं इस प्रक्रिया के बारे में मेरी methdology बदलना चाहिए.तो तुम मेरे साथ साझा अपने स्वर्ण यहाँ पद्धति smarties सकता है?मैं सच में इसे सराहना करते हैं!Thx.

 

Welcome to EDABoard.com

Sponsor

Back
Top