D
dksagra
Guest
मैं एक मदद की जरूरत है. कृपया अगर तुम मेरी मदद करने के लिए मैं अपनी तरह की मदद के लिए बहुत आभारी हो जाएगा करने में सक्षम है. Xilinx, जेनरेटर सिस्टम में एक उपकरण है. मैं एक वास्तुकला में यह Simulink से ब्लॉक का उपयोग कर तैयार है. मैं अच्छे परिणाम मिल रहा हूँ तो मैं एचडीएल कोड पीढ़ी के माध्यम से VHDL कोड उत्पन्न है. अब मैं एक ही वास्तुकला का एक VHDL कोड है. मेरा सवाल है: अब मैं इस VHDL कोड पर आंशिक पुनर्विन्यासन लागू है. तो हम लागू कर सकते हैं? यदि हाँ तो कैसे हो सकता है? मैं आगे अपने उत्तर के लिए देख रहा हूँ.