इंटरव्यू प्रश्न में मदद की जरूरत है!

[sakthikumaran87]

Clk के साथ सर्किट की अधिकतम freq 2ns, 3ns की कंघी देरी के क्यू अवधि क्या है 1ns की स्थापना और एक [बी] -1 के तिरछा [/ बी]?

 

[feel_on_on]

2ns + 3ns + 1 1ns एनएस = इस मिनट अवधि है 7ns, 1000/7 = अधिकतम freq इकाई (एम)

 

[birdy123]

आप इस सूत्र का उपयोग कर सकते हैं - घड़ी अधिकतम = Freq 1 / मैक्स (Reg2reg, Clk2Out, Pin2Pin) तुम भी निम्नलिखित लिंक का उल्लेख कर सकते हैं Problem2 [यूआरएल = "http://www.vlsi-expert.com/2011/05/ सेटअप के उदाहरण] और / समय पकड़ उदाहरण के सेटअप और पकड़ समय static.html "meknow चलो अगर यह यू में मदद करता है

 

[sakthikumaran87]

यू pl 7ns क्यों की व्याख्या कर सकते हैं? मैं भी एक ही जवाब दिया और साक्षात्कारकर्ता ने इसे स्वीकार कर लिया. लेकिन आज मैं एक समीकरण के माध्यम से आया: Tcyc ≥ TCQmax TPmax + + + Tsetup Tskew जो इस परिणाम के विपरीत है. गाइड pl.

 

[ravipandu46338@gmail.com]

Tcq + Tcombi

 

[sakthikumaran87]

Tcq + Tcombi

 

[matter]

[बोली = sakthikumaran87, 1128714] यहाँ Hei मैं -1 की tskew दिया है, तो यह अभ्यस्त हो - (-1) 1 = बोली [/] हाँ, आवृत्ति 1/5 होना चाहिए?.

 

[subhash_chevella]

[फॉंट = Trebuchet MS] हाय, [बी] tcq + tcomb

 

[sakthikumaran87]

हाय सुभाष एक ही बात मैं खिचड़ी भाषा है आप टी दे दिया है + tskew - tsetup लेकिन टी के लिए सब से ऊपर अंक में समीकरणों tskew - tsetup. आप pl क्यों इस विरोधाभास होता है की व्याख्या कर सकते हैं?

 

[subhash_chevella]

[फॉंट = Trebuchet MS], [बी] नकारात्मक तिरछा [/ बी] और [बी] सकारात्मक तिरछा [/ बी], wrt परिभाषित [बी] घड़ी की दिशा [/ बी] और [बी] इनपुट बुलाया शर्तों डेटा [/ बी] को डिजाइन करने के लिए आ रहे हैं. wrt उपरोक्त समस्या के लिए उपरोक्त पदों विवरण संलग्न पीडीएफ फाइल में दिया जाता है. Pl के माध्यम से यह जाना. का संबंध है, सुभाष सी [/font]

 

[sakthikumaran87]

सुभाष धन्यवाद, यह बहुत स्पष्ट है. मैं अपना आभार व्यक्त करने के लिए शब्द नहीं है. एक बार फिर धन्यवाद.

 

[matter]

सुभाष और SakthiKumaran, अगर तुम लोगों को आश्वस्त कर रहे हैं कि आवृत्ति / 1 7 है, तो इसके साथ जाने के लिए स्वतंत्र महसूस हो रहा है. लेकिन फिर से पुनरावृति मेरा जवाब हमेशा अपनी समस्या के लिए 1/5 हो जाएगा और मैं इसके बारे में बहुत यकीन है कि. सर्वश्रेष्ठ सादर

 

[sakthikumaran87]

हाय सब. Pl कुछ साक्षात्कार सवाल और STA और संश्लेषण में महत्वपूर्ण अवधारणाओं साझा.

 

[ravipandu46338@gmail.com]

हाय Sakthikumar, बस निम्नलिखित लिंक के माध्यम से जाना http://digitalelectronics.blogspot.in/2010/05/backend-physical-design-interview.html http://asic-soc. blogspot.in/2008/03/backend-physical-design-interview.html http://asic.co.in/Index_files/asic_interview_questions.html . http://vlsisystemdesign.com/kunal58625/ [/ url http://www.vlsi-expert.com/]

 

[sakthikumaran87]

@ Ravi: बहुत बहुत धन्यवाद.

 

[subhash_chevella]

[फॉंट = Trebuchet MS] मेरे साक्षात्कार (ओं) के आधार पर, मैं इस दस्तावेज़ तैयार. pl लगाव लगता है. आशा है कि यह आप सभी में मदद मिलेगी. कम से कम यह जाँच सीखों के लिए रास्ता दिखाएगा. [/Font]

 

[sam536]

इस सवाल में नकारात्मक तिरछा खेलने महत्वपूर्ण भूमिका. Postive तिरछा सेटअप, के रूप में नकारात्मक पकड़ के लिए जहां तिरछा लाभकारी के लिए फायदेमंद होगा. नकारात्मक तिरछा का मतलब है, कब्जा रजिस्टर घड़ी जल्दी फ्लॉप शुरू की तुलना में प्राप्त होता है. मतलब, प्रक्षेपण फ्लॉप के लिए प्रविष्टि देरी कब्जा फ्लॉप की तुलना में अधिक है. नकारात्मक तिरछा के साथ, प्रभावी घड़ी की अवधि कम हो जाएगा. ऊपर के उदाहरण 1/5 पर काम करेंगे. सादर, सैम