V
vjfaisal
Guest
हाय मैं इस सवाल में कुछ भ्रम इसे करने की कोशिश करने के लिए मिल गया है, कृपया मेरी मदद करो anf यदि संभव हो तो डिजाइन अपलोड करने के लिए यह प्रणाली में जो इंटरफ़ेस (8 * 32k) राम और एक ही ROM के लिए डिजाइन करने के लिए एक प्रतीक्षा राज्य cicuitery. अगर दो बार राम और राम की तुलना में धीमी ROM आईडी दो प्रतीक्षा राज्यों की जरूरत प्रोसेसर के साथ अपनी गति से मिलान करने के लिए, आपके इंतजार stste circuitery no.of इंतजार स्मृति acccessed जा रहा है के प्रकार को acordind sttes समायोजित की तरह होना चाहिए. सवाल सबसे अच्छा संबंध में मेरी मदद करें