एईसी Q100, अनुरूप परीक्षण कवरेज 100% -> व्यावहारिक व्याख्या

C

chippendale

Guest
हाय, मैं एक चिप है जो एईसी-Q100 कल्पना की शर्तों fullfill करने के लिए है डिजाइन. यहाँ दावा किया है कि अनुरूप सर्किट के लिए परीक्षण के कवरेज के लिए 100% हो गया है. एईसी योग्यता प्रक्रिया के कारण मर जाता है के लिए एक पैकेज में इकट्ठा किया है. इस के बाद वे एक ओवन में कुछ घंटे से अधिक जोर दिया जाता है. मैं समस्या है कि मैं कुछ (25) के बारे में testpins जो बंधुआ नहीं किया जाएगा का उपयोग करें. इन पिंस अनुरूप ब्लॉक के लक्षण वर्णन के लिए और trimming के लिए कर रहे हैं. मेरे वर्तमान डिजाइन में मैं पैकेजिंग प्रक्रिया के बाद मेरे आईसी अनुरूप ब्लॉक के अनुरूप व्यवहार की प्रतिक्रिया प्राप्त करने में सक्षम नहीं हूँ. यदि मैं आईसी को नया स्वरूप देना होगा बड़ा कारण सभी बंधुआ परीक्षण पिन के लिए होगा. मुझे लगता है कि यह समस्या एक आम समस्या है और कुछ व्यावहारिक विचारों के लिए '100% परीक्षण कवरेज की व्याख्या 'में आगे देखो. शुक्रिया.
 
कभी भी किसी को 100% का परीक्षण कवरेज कहते हैं, तो आप निष्कर्ष निकाल सकते हैं वे एक झूठा या एक मूर्ख हैं. जब तक DUT ट्रांजिस्टर से अधिक पिन है. आप ध्यान से शब्दों में लग सकता है, शायद परीक्षण के कवरेज के संदर्भ उत्पादन पर साबित करना है कि जांच परीक्षण अभी भी मान्य है पैकेज में "सही जवाब के साथ जांच और पैकेज का योग किया जा सकता है. 99.9% एक वास्तविक संख्या है. 100% एक कल्पना है. शायद तुम बस मुस्कान और नाटक है.
 
**** हाय _freebird, वहाँ की तुलना में कुछ भी गलत नहीं है, लेकिन मैं एईसी-Q100 कल्पना और 100% अनुरूप परीक्षण कवरेज की है जैसे कि यह लिखा है के दावे fullfill की व्याख्या में एक pratical समाधान के लिए देख रहा हूँ. जब एक ग्राहक का दावा है कि मिश्रित संकेत आईसी एईसी-Q100 कल्पना संतुष्ट मैं स्वीकार करना होगा कि. दूसरी ओर विस्तार में ग्राहक सर्किट नहीं जानता कि इतना व्याख्या हो, कि परीक्षण कवरेज चिप की विनिर्देश और न केवल एक opamp या विस्तार में इसी तरह की तरह अनुरूप भागों fullfill करने के लिए है हो सकता है. किसी को भी जो एईसी-Q100 योग्यता के साथ एक आईसी डिजाइन किया गया है constrains?
 
ठीक है, मैं विशेष कार्यक्रमों और कस्टम आईसीएस के चारों ओर दशकों के एक जोड़े को खर्च किया है, और एक बात तुम पर जल्दी सीखना अनुचित मांगों को अपवाद ले रहा है. अन्यथा आप एक असंभव देने पर सहमत हुए हैं, और ग्राहक को वितरित करने में नाकाम रहने के लिए अपने पेचेक लटका कर सकते हैं. अगर वे सिर्फ पहले से दूर जाने के लिए, कम से कम आप अपना समय बर्बाद नहीं किया. लेकिन अधिक संभावना है कि वे कुछ अधिक उचित समझौता करने के लिए आने में दिलचस्पी होगी. अब, मैं कि कल्पना के साथ परिचित नहीं हूँ, "100%" तो शायद सच है "प्रमुख विशेषताओं के 100%" या या कुछ इस तरह के "ब्लॉक के 100% पर देखा. लेकिन डिजिटल गलती कवरेज की भावना में, प्रत्येक नोड अटक - पर, कोई रास्ता नहीं (केवल अनुरूप में, यह पैरामीट्रिक मूल्यों कि बात है, नहीं "stuckness" है) के लिए जाँच की. नरक, यहां तक ​​कि डिजिटल लोगों को आमतौर पर 90-95% के लिए बातचीत. तो बस इसके लिए रोल नहीं करते हैं, मैं क्या कह रहा हूँ. वापस धक्का और देखो क्या होता है.
 
डिजिटल परीक्षण कवरेज भी कल्पना में दिया जाता है. यह दावा किया है कि एक ATPG के लिए डिजिटल सर्किट के दोष अटक पर 98% को कवर किया है. तो आप अपनी पोस्ट में सही डिजिटल परीक्षण corverage के विषय हैं. लेकिन जैसा कि मैंने कहा पहले एनालॉग के लिए दावा 100% का परीक्षण कवरेज है. मुझे लगता है कि लोग जो कल्पना का मसौदा तैयार किया गया है कुछ का इरादा है कि जब वे 100% calim. लेकिन मैं नहीं जानता कि यह क्या है.
 
जैसा कि आप एनालॉग सर्किट के बारे में बात कर रहे हैं आदानों, तापमान आदि के एक लगभग अनंत भिन्नरूपों हो सकता है तो यह 100% का परीक्षण कवरेज प्राप्त करने के शारीरिक रूप से असंभव है सकते हैं. शायद यह वास्तव में 100% महत्वपूर्ण परीक्षण कवरेज का मतलब है. तो अनुरूप तर्क डिजिटल निविष्टियाँ हैं? देखो कैसे इन निर्धारित करने के लिए क्या अनुरूप तर्क के लिए महत्वपूर्ण है और खाते में लेने के अनुरूप संकेतों के स्वीकार्य सटीकता संसाधित कर रहे हैं. आप एनालॉग संकेतों के लिए बहुत ज्यादा है कि एक ही बात कर सकते हैं.
 

Welcome to EDABoard.com

Sponsor

Back
Top