C
chippendale
Guest
हाय, मैं एक चिप है जो एईसी-Q100 कल्पना की शर्तों fullfill करने के लिए है डिजाइन. यहाँ दावा किया है कि अनुरूप सर्किट के लिए परीक्षण के कवरेज के लिए 100% हो गया है. एईसी योग्यता प्रक्रिया के कारण मर जाता है के लिए एक पैकेज में इकट्ठा किया है. इस के बाद वे एक ओवन में कुछ घंटे से अधिक जोर दिया जाता है. मैं समस्या है कि मैं कुछ (25) के बारे में testpins जो बंधुआ नहीं किया जाएगा का उपयोग करें. इन पिंस अनुरूप ब्लॉक के लक्षण वर्णन के लिए और trimming के लिए कर रहे हैं. मेरे वर्तमान डिजाइन में मैं पैकेजिंग प्रक्रिया के बाद मेरे आईसी अनुरूप ब्लॉक के अनुरूप व्यवहार की प्रतिक्रिया प्राप्त करने में सक्षम नहीं हूँ. यदि मैं आईसी को नया स्वरूप देना होगा बड़ा कारण सभी बंधुआ परीक्षण पिन के लिए होगा. मुझे लगता है कि यह समस्या एक आम समस्या है और कुछ व्यावहारिक विचारों के लिए '100% परीक्षण कवरेज की व्याख्या 'में आगे देखो. शुक्रिया.