एडीसी संदर्भ वोल्टेज सर्किट

[Lantis]

मैं एक 6bit Pipelined एडीसी से डिजाइन किए हैं.हालांकि, मैं कुछ समस्या है जब मैं संदर्भ वोल्टेज सर्किट डिजाइन मिल गया.
क्योंकि मैं (1.75V) VREFP और (1.25V) VREFN के लिए कोई उत्पादन पैड है, तो मैं एक बड़ी टोपी (के बारे में चिप पर 400pF) जोड़ें.मैं OPAMP के किस तरह इस्तेमाल करना चाहिए मुझे आश्चर्य है.
एक चरण के लिए (जोड़) opamp, बड़ी टोपी जाने बैंडविड्थ बहुत (के बारे में 1K ~ 100KHz) कम है, vreference वोल्टेज बदल जाएगा जब घड़ी जा रहे हैं, और संदर्भ वोल्टेज बहुत धीरे recoverd.

तो मैंने दो चरण opamp उपयोग किया, और एक प्रकार का छोटा समाई के साथ seriesed ताकि उत्पादन पोल रद्द अवरोध करनेवाला था.BW ज्यादा है जोड़कर लोगों से भी बड़ा.

मुझे यकीन है कि यह काम नहीं कर रहा हूँ या असफल होगा.PLz मुझे कुछ सलाह दे!धन्यवाद!!!

 

[marshel]

हाय lantis.
मेरी विकल्प में, के लिए चिप है VREN पिन और बाहर टोपी जोड़ने, वे normaly कश्मीर ohms के बारे में दसियों मूल्य के साथ एक आंतरिक संघर्ष करनेवाला है.तो FREFN bufftered है.तो आपके amp को टोपी सीधे dirve की जरूरत नहीं है.

 

[Lantis]

आपके जवाब के लिए धन्यवाद.
हालांकि, मैं एक VREF पिन चिप के बाहर नहीं था.

 

[sunking]

1.टोपी (50p के लिए) को कम करने cascode गुना
2.अगर टोपी cannt samll सकता है, तो दो चरण का प्रयोग करते हैं, लेकिन सावधान प्रधानमंत्री होना

 

[marshel]

हाय, शायद मैं गलत समझ है.
400p टोपी के उद्देश्य क्या है?

 

[tmchen00]

मुझे लगता है कि तुम सिर्फ VREFP और VREFN का अंतर वोल्टेज तय करने की जरूरत है.
अगर उन दोनों को बदल जब घड़ी (घड़ी feedthrough) स्विचिंग है,
आप के संदर्भ में वोल्टेज की देखभाल समय ठीक है, है ना की जरूरत नहीं है?

 

[sunking]

400p टोपी के उद्देश्य से कम शोर और कम तरंग के लिए है

 

[marshel]

यदि 400p टोपी के उद्देश्य से कम शोर और कोई लहर के लिए है, वहाँ cap.So के साथ श्रृंखला में एक अवरोध करनेवाला होगा क्यों सेशन amp जरूरत टोपी सीधे ड्राइव?