एनालॉग में आम centroid लेआउट

C

chinni_25

Guest
अनुरूप लेआउट डिजाइन में interdigitation से क्या मतलब है?
किसी को समझाओ एनालॉग लेआउट के बारे में आम centroid सकता है?

 
'और interdigitization' भी रोचक है, क्योंकि mehods FETs पर बेमेल प्रभाव कम करने

धन्यवाद, दान

 
आम विधि और Interdigitization मूल रूप से बस उपकरणों के लेआउट का एक तरीका है.मूल विचार के लिए उपकरण वितरित इतना है कि वे और अधिक डिजाइन भर में फैला रहे हैं.यह उपकरण के मिलान के लिए प्रासंगिक है.

कहते हैं कि तुम बाहर दे रहे हैं एक अंतर amp.ठीक तरह से डिजाइन, बेमेल का मुख्य कारण हो इनपुट ट्रांजिस्टर के जमाव के कारण होता.ये तो मिलान कि अगर ऐसी ही जानकारी प्रत्येक में तंग आ चुके हैं, उन्हें रद्द कर दिया जाएगा.

आदेश में यह सुनिश्चित कर लें कि प्रसंस्करण ट्रांजिस्टर समकक्ष, आसान तरीका रहे हैं यकीन है कि वे या तो के रूप में संभव है या दो ट्रांजिस्टर के रूप में बंद कर रहे हैं बनाने का एक तरीका है कि एक दूसरे के स्थान - interdigitized में खाता है लेआउट में हैं.तो तुम कहना बनाने के एक बहु उंगली ट्रांजिस्टर और एकांतर से दो और तदनुसार मार्ग के बीच ट्रांजिस्टर जगह है.इस तरह, अगर वेफर के कुछ भागों में प्रक्रिया में बदलाव, दोनों ट्रांजिस्टर प्रभावित कर रहे हैं - इसलिए मिलान रहते हैं.

आम centroid interdigitization का एक तरीका है.इस विधि के साथ, आप सभी दिशाओं से उपकरणों के मेल पर विचार - इसलिए आमतौर वर्ग.

अधिक जानकारी के लिए गूगल,

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="मुस्कान" border="0" />
 
moriar ने लिखा है:

आम विधि और Interdigitization मूल रूप से बस उपकरणों के लेआउट का एक तरीका है.
मूल विचार के लिए उपकरण वितरित इतना है कि वे और अधिक डिजाइन भर में फैला रहे हैं.
यह उपकरण के मिलान के लिए प्रासंगिक है.कहते हैं कि तुम बाहर दे रहे हैं एक अंतर amp.
ठीक तरह से डिजाइन, बेमेल का मुख्य कारण हो इनपुट ट्रांजिस्टर के जमाव के कारण होता.
ये तो मिलान कि अगर ऐसी ही जानकारी प्रत्येक में तंग आ चुके हैं, उन्हें रद्द कर दिया जाएगा.आदेश में यह सुनिश्चित कर लें कि प्रसंस्करण ट्रांजिस्टर समकक्ष, आसान तरीका रहे हैं यकीन है कि वे या तो के रूप में संभव है या दो ट्रांजिस्टर के रूप में बंद कर रहे हैं बनाने का एक तरीका है कि एक दूसरे के स्थान - interdigitized में खाता है लेआउट में हैं.
तो तुम कहना बनाने के एक बहु उंगली ट्रांजिस्टर और एकांतर से दो और तदनुसार मार्ग के बीच ट्रांजिस्टर जगह है.
इस तरह, अगर वेफर के कुछ भागों में प्रक्रिया में बदलाव, दोनों ट्रांजिस्टर प्रभावित कर रहे हैं - इसलिए मिलान रहते हैं.आम centroid interdigitization का एक तरीका है.
इस विधि के साथ, आप सभी दिशाओं से उपकरणों के मेल पर विचार - इसलिए आमतौर वर्ग.अधिक जानकारी के लिए गूगल,
<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="मुस्कान" border="0" />
 
बोली के लिए: "btw, इस मंच पर बेमेल प्रभाव, किसी की कमी के लिए इस्तेमाल की सिफारिश के रूप में बड़े रूप में ट्रांजिस्टर के आकार संभव है ... लेकिन मेरे मामले में मैं (कमजोर अंक - inverters पर) एक डब्ल्यू, लेकिन एल बढ़ा सकते हैं हो भी कम होगा.
है किसी भी विचार है, अगर मैं अपने inverters के लिए एक अधिकतम और न्यूनतम डब्ल्यू एल का प्रयोग करेंगे, सीमा से बहुत कूदना होगा?(वर्तमान में, मोंटे कार्लो सिमुलेशन लागू नहीं पुस्तकालय का कारण बन सकती reaby ... नहीं है) "

मुझे यकीन नहीं कर रहा हूँ कैसे कॉपी और पेस्ट संदेश बात तो काम करता है मैं अभी मैन्युअल रूप से कार्य करें: पी

मैं कहने जा रहा हूँ, क्योंकि कोई भी यदि आप अधिकतम और न्यूनतम डब्ल्यू एल उपयोग करते हैं, तुम हमेशा ट्रांजिस्टर गुना कर सकते हैं.इस विषय के बाहर हो रही है यद्यपि.यदि आप मंच तुम और इस से संबंधित जानकारी पा सकते हैं खोज.चीयर्स.

 

Welcome to EDABoard.com

Sponsor

Back
Top