W
wizz
Guest
धन्यवाद.
T
trotter
Guest
नमस्ते,
खेद है पर मैं सवाल पर एक
U कम वोल्टेज लेने पर विचार करना चाहिए उर का सटीक जवाब नहीं पता cpld और उसमें एक मुक्त IP-कोर डाल दिया.यह U
3v और कम milliamps आवश्यकता होगी
यू के लिए (यदि सही यू) cpld का चयन कर सकते हैं
Trotter
खेद है पर मैं सवाल पर एक
U कम वोल्टेज लेने पर विचार करना चाहिए उर का सटीक जवाब नहीं पता cpld और उसमें एक मुक्त IP-कोर डाल दिया.यह U
3v और कम milliamps आवश्यकता होगी
यू के लिए (यदि सही यू) cpld का चयन कर सकते हैं
Trotter
ब
बक़्की
Guest
नमस्ते
सबसे COMP बेचा 82c54 जो कर रहे हैं:
oki
Intel
intersil
amd
umc
zilog
हैरिस () यकीन नहींयदि आप इस डिवाइस (पुराने चिप्स) और भी अधिक के लिए दुर्लभ नहीं मिल
तुम पर अपने आप कर सकते हैं 3.3v मिल clpd या fpga.
सादर.
सबसे COMP बेचा 82c54 जो कर रहे हैं:
oki
Intel
intersil
amd
umc
zilog
हैरिस () यकीन नहींयदि आप इस डिवाइस (पुराने चिप्स) और भी अधिक के लिए दुर्लभ नहीं मिल
तुम पर अपने आप कर सकते हैं 3.3v मिल clpd या fpga.
सादर.
7
7rots51
Guest
मैं सबसे अच्छा तरीका है आपके आवेदन के लिए fpga का उपयोग कर रहा है लगता है, मैं सहमत हूँ बक़्की
W
wizz
Guest
अब मेरे प्रणाली का उपयोग इस CPLD "Crypress CY37064" जो 64 macrocells है.पर्याप्त macrocells रहे हैं?
कितने macrocells CPLD में उपयोग
किया जा सकता है?
कितने macrocells CPLD में उपयोग
किया जा सकता है?
ब
बक़्की
Guest
हम्म ...
आपका चिप है कि 64 स्थूल ~ 1200
फाटक है.
Vhdl में एक पूर्ण 8254 चिप है ~ 5000 फाटक, में
इसका इस्तेमाल fpga ~ 700 सेल,
और clpd i belive
में ~ 256 (आई)
को लगता है.
यह एक bigest cpld.
है (इस चिप के साथ 8254 की तुलना में लागत का एक बहुत).
उनके साथ काम तुम अगर पसंद है, सरू से एक 10k फाटकों fpga कोशिश करो
मैं और अधिक (आप सभी प्रणाली डिजाइन
1k10) वे (~ 15 $ नहीं ऍक्स्प यकीन नहीं कर रहे हैं का उपयोग कर सकते हैं) 1K @ letra के fammily की तरह, लेकिन आपको लगता है कि COMP के साथ काम की ज़रूरत है
और सबसे componnents के साथ आसान उपकरण मूल्यांकन उपकरण काम बढ़िया.
नोट: मैं वास्तव में
आप के 8254 में से क्या चाहिए पता नहीं है, लेकिन मैं belive
कि तुम, सभी प्रारूप काम या सभी timmers
/ काउंटर की जरूरत नहीं है
तुम खुद conuter desing कर सकता / कि अधिक छोटे जाएगा timmer
मूल कोर.
अगर तुम चाहो तो तुम काउंटर से मैं समझा सकता हूँ क्या चाहिए घोषित चाहते / डिजाइन
आप कैसे और बनाने के लिए आप कितना सेल की जरूरत होगी.
सादर.
आपका चिप है कि 64 स्थूल ~ 1200
फाटक है.
Vhdl में एक पूर्ण 8254 चिप है ~ 5000 फाटक, में
इसका इस्तेमाल fpga ~ 700 सेल,
और clpd i belive
में ~ 256 (आई)
को लगता है.
यह एक bigest cpld.
है (इस चिप के साथ 8254 की तुलना में लागत का एक बहुत).
उनके साथ काम तुम अगर पसंद है, सरू से एक 10k फाटकों fpga कोशिश करो
मैं और अधिक (आप सभी प्रणाली डिजाइन
1k10) वे (~ 15 $ नहीं ऍक्स्प यकीन नहीं कर रहे हैं का उपयोग कर सकते हैं) 1K @ letra के fammily की तरह, लेकिन आपको लगता है कि COMP के साथ काम की ज़रूरत है
और सबसे componnents के साथ आसान उपकरण मूल्यांकन उपकरण काम बढ़िया.
नोट: मैं वास्तव में
आप के 8254 में से क्या चाहिए पता नहीं है, लेकिन मैं belive
कि तुम, सभी प्रारूप काम या सभी timmers
/ काउंटर की जरूरत नहीं है
तुम खुद conuter desing कर सकता / कि अधिक छोटे जाएगा timmer
मूल कोर.
अगर तुम चाहो तो तुम काउंटर से मैं समझा सकता हूँ क्या चाहिए घोषित चाहते / डिजाइन
आप कैसे और बनाने के लिए आप कितना सेल की जरूरत होगी.
सादर.
ब
बक़्की
Guest
एक सरल () ने 8254 के लिए गणना theorical.16 बिट reg X3 timmer (आप) = 48 (flipflops = कोशिकाओं)
3 हैtimmer के लिए ऑटो पुनः लोड 16 बिट X3 = 48
नियंत्रण = 8 8 बिट reg मुख्य
timmer 8 बिट X3 = 24
reg नियंत्रणइंटरफ़ेस 8 बिट बस 8 बिट = 8
timmer उत्पादन 1 बिट X3 = 3
functionnaly डिजाइन???=????
-------------------------------------------------- -------------------
कुल न्यूनतम कोशिकाओं = 141 पता कोशिकाओं
सादर.
3 हैtimmer के लिए ऑटो पुनः लोड 16 बिट X3 = 48
नियंत्रण = 8 8 बिट reg मुख्य
timmer 8 बिट X3 = 24
reg नियंत्रणइंटरफ़ेस 8 बिट बस 8 बिट = 8
timmer उत्पादन 1 बिट X3 = 3
functionnaly डिजाइन???=????
-------------------------------------------------- -------------------
कुल न्यूनतम कोशिकाओं = 141 पता कोशिकाओं
सादर.
W
wizz
Guest
मैं सिर्फ दो 16bit couter चाहते हैं.
अब मेरी 82C54 इस तरह इस्तेमाल किया था:
----------------------
3MHz --->| clk1
IO1 ------> | gate1
नेकां -------> | out1
750k ----> | clk2
IO2 -----> | gate2
नेकां -------> | out2
------------------------
जब IO उच्च सेट है, खिड़की नीचे गणना करने के लिए (या) को गिनती शुरू हो रहा है.
जब IO साफ है, couter और समाप्त होता है डेटा MSP430 द्वारा पढ़ा जाता है.
खैर, कितने macrocells उपयोग किया जा सकता है?
thx.
अब मेरी 82C54 इस तरह इस्तेमाल किया था:
----------------------
3MHz --->| clk1
IO1 ------> | gate1
नेकां -------> | out1
750k ----> | clk2
IO2 -----> | gate2
नेकां -------> | out2
------------------------
जब IO उच्च सेट है, खिड़की नीचे गणना करने के लिए (या) को गिनती शुरू हो रहा है.
जब IO साफ है, couter और समाप्त होता है डेटा MSP430 द्वारा पढ़ा जाता है.
खैर, कितने macrocells उपयोग किया जा सकता है?
thx.
ब
बक़्की
Guest
नमस्ते
आप साधारण desingn के लिए अगर मैं समझता हूँ तुम सही (मुझे rpair की आवश्यकता होगी अगर तुम
) अन्य परिवर्तन
की जरूरत है.
(16bit घड़ी के अनुसार) X2 = 34 कोशिकाओं reg
1 बिट सिंक्रनाइज़ेशन io काउंटर
8bit अंतरफलक डेटा बस = 8 कोशिकाओं
इस पर नियंत्रण के लिए कुछ सेल
मैं
34 8 लगता (2 या 4) = 44 से 46 सेल सर्वश्रेष्ठ मामले में;उच्च स्तरीय langue में एक साधारण उदाहरण देख (आपके dev langue के लिए) अनुवाद
* काउंटर डेटा सही ढंग से इस नमूने में केवल जब काउंटर बंद है पढ़ा जाएगा (मैं आपको अन्य के लिए io ड्राइव आशा है कि डिजाइन और अधिक जटिल है).declage
एक [1 .. 0]: इनपुट;
CS: इनपुट;
बस [7 .. 0]: उत्पादन tristate;
Funtion_clr_ctn_a: सेल;
Funtion_clr_ctn_b: सेल;
conuter_a [15 .. 0]: dffe;
conuter_b [15 .. 0]: dffe;
io_in_a: dffe;
io_in_b: dffe;
io_in_a.clk = clk_3mhz;
conuter_a [15 .. 0]. clk = clk_3mhz;
io_in_b = clk_750khz;
conuter_b [15 .. 0]. clk = clk_750khz;io_in_a = io_a;
यदि io_in_a तो
conuter_a [15 .. 0] = conuter_a [15 .. 0] 1;
अन्यथा
conuter_a [15 .. 0] = conuter_a [15 .. 0];
endif;
conuter_a [15 .. 0]. clrn = Funtion_clr_ctn_a;io_in_b = io_b;
यदि io_in_b तो
conuter_b [15 .. 0] = conuter_b [15 .. 0] 1;
अन्यथा
conuter_b [15 .. 0] = conuter_b [15 .. 0];
endif;
conuter_a [15 .. 0]. clrn = Funtion_clr_ctn_a;
मामला एक [1 .. 0 अगर]
मामला एक [1 .. 0] == 0
बस [7 .. 0] = conuter_a [15 .. 8];
मामला एक [1 .. 0] == 1
बस [7 .. 0] = conuter_a [7 .. 0];
मामला एक [1 .. 0] == 2
बस [7 .. 0] = conuter_b [15 .. 8];
मामला एक [1 .. 0] == 3
बस [7 .. 0] = conuter_b [7 .. 0];
अंत मामले; - (आप भी) यदि elsif लाइनों का उपयोग कर सकते हैं
बस [7 .. 0]. ँ =! CS &! Rd; (CS भी CS
= एक
[12 .. 6] == 347
की तरह clpld में एक पते की व्याख्या करना मज़ा किया जा सकता है (यह funtion पर स्थैतिक जोखिम के साथ carefull )
Funtion_clr_ctn_b = "reg पढ़ा खत्म या कल्पना func" reg जोड़ने के लिए लिख
Funtion_clr_ctn_b = "reg पढ़ा खत्म या कल्पना func" reg जोड़ने के लिए लिख
मुझे उम्मीद है कि अपने प्रश्न के लिए इतना आसान डिजाइन जवाब.
सादर.
बक़्की द्वारा 08 जुलाई 2002 15:55 पर संपादित अंतिम; में 1 बार संपादित कुल
आप साधारण desingn के लिए अगर मैं समझता हूँ तुम सही (मुझे rpair की आवश्यकता होगी अगर तुम
) अन्य परिवर्तन
की जरूरत है.
(16bit घड़ी के अनुसार) X2 = 34 कोशिकाओं reg
1 बिट सिंक्रनाइज़ेशन io काउंटर
8bit अंतरफलक डेटा बस = 8 कोशिकाओं
इस पर नियंत्रण के लिए कुछ सेल
मैं
34 8 लगता (2 या 4) = 44 से 46 सेल सर्वश्रेष्ठ मामले में;उच्च स्तरीय langue में एक साधारण उदाहरण देख (आपके dev langue के लिए) अनुवाद
* काउंटर डेटा सही ढंग से इस नमूने में केवल जब काउंटर बंद है पढ़ा जाएगा (मैं आपको अन्य के लिए io ड्राइव आशा है कि डिजाइन और अधिक जटिल है).declage
एक [1 .. 0]: इनपुट;
CS: इनपुट;
बस [7 .. 0]: उत्पादन tristate;
Funtion_clr_ctn_a: सेल;
Funtion_clr_ctn_b: सेल;
conuter_a [15 .. 0]: dffe;
conuter_b [15 .. 0]: dffe;
io_in_a: dffe;
io_in_b: dffe;
io_in_a.clk = clk_3mhz;
conuter_a [15 .. 0]. clk = clk_3mhz;
io_in_b = clk_750khz;
conuter_b [15 .. 0]. clk = clk_750khz;io_in_a = io_a;
यदि io_in_a तो
conuter_a [15 .. 0] = conuter_a [15 .. 0] 1;
अन्यथा
conuter_a [15 .. 0] = conuter_a [15 .. 0];
endif;
conuter_a [15 .. 0]. clrn = Funtion_clr_ctn_a;io_in_b = io_b;
यदि io_in_b तो
conuter_b [15 .. 0] = conuter_b [15 .. 0] 1;
अन्यथा
conuter_b [15 .. 0] = conuter_b [15 .. 0];
endif;
conuter_a [15 .. 0]. clrn = Funtion_clr_ctn_a;
मामला एक [1 .. 0 अगर]
मामला एक [1 .. 0] == 0
बस [7 .. 0] = conuter_a [15 .. 8];
मामला एक [1 .. 0] == 1
बस [7 .. 0] = conuter_a [7 .. 0];
मामला एक [1 .. 0] == 2
बस [7 .. 0] = conuter_b [15 .. 8];
मामला एक [1 .. 0] == 3
बस [7 .. 0] = conuter_b [7 .. 0];
अंत मामले; - (आप भी) यदि elsif लाइनों का उपयोग कर सकते हैं
बस [7 .. 0]. ँ =! CS &! Rd; (CS भी CS
= एक
[12 .. 6] == 347
की तरह clpld में एक पते की व्याख्या करना मज़ा किया जा सकता है (यह funtion पर स्थैतिक जोखिम के साथ carefull )Funtion_clr_ctn_b = "reg पढ़ा खत्म या कल्पना func" reg जोड़ने के लिए लिख
Funtion_clr_ctn_b = "reg पढ़ा खत्म या कल्पना func" reg जोड़ने के लिए लिख
मुझे उम्मीद है कि अपने प्रश्न के लिए इतना आसान डिजाइन जवाब.
सादर.
बक़्की द्वारा 08 जुलाई 2002 15:55 पर संपादित अंतिम; में 1 बार संपादित कुल
W
wizz
Guest
पहले, बहुत बहुत धन्यवाद!
तुम्हें पता है मैं Cypress Cy37064 का उपयोग जानता था.
लेकिन, जब इस कार्यक्रम संकलित था, मुझे लगता है कि जैसे त्रुटियाँ मिली:
"आउटपुट सिग्नल XXX तर्क ब्लॉक आवंटित नहीं कर सकते."
मैं macrocells चाहिए अतिप्रवाह है.
मैं CY37128 में (128macros) संकलन की कोशिश करो.सफल!
इसका परिणाम यह है:
ये logics अतिरिक्त कुछ अन्य logics लागत केवल 58 macrocells.
आप क्यों कह सकते हैं?
अगर तुम भी, तुम मेरे कार्यक्रम को पढ़ने के लिए मन कर पहेली?
thx.
तुम्हें पता है मैं Cypress Cy37064 का उपयोग जानता था.
लेकिन, जब इस कार्यक्रम संकलित था, मुझे लगता है कि जैसे त्रुटियाँ मिली:
"आउटपुट सिग्नल XXX तर्क ब्लॉक आवंटित नहीं कर सकते."
मैं macrocells चाहिए अतिप्रवाह है.
मैं CY37128 में (128macros) संकलन की कोशिश करो.सफल!
इसका परिणाम यह है:
ये logics अतिरिक्त कुछ अन्य logics लागत केवल 58 macrocells.
आप क्यों कह सकते हैं?
अगर तुम भी, तुम मेरे कार्यक्रम को पढ़ने के लिए मन कर पहेली?
thx.
ब
बक़्की
Guest
हाय wizz.
पहले
मैं इस लाइन की मरम्मत: मैं 34
8 लगता (2 या 4) = 44-46 (not56) सेल सर्वश्रेष्ठ मामले में;
दूसरा.
अब के बाद तुम
मुझे बताओ कि लागत केवल 58 पर COMP 64 macrocell में eror बनाने, मुझे लगता है कि है belive क्योंकि:
इस clpd एक विशिष्ट नहीं wiring आंतरिक लाइन यह है कि कनेक्शन
कर दिया है(भी अधिक बड़ा में) दुर्लभ
है, lcells और io btwen छोटे clpds है जब तुम
80%
इसे फिट
करने के लिए समस्या है -90% से अधिक का उपयोग करें कि कोशिकाओं
या io की कोशिकाओं से तारों.
इस समस्या की io तय नहीं है, लेकिन अगर तुम डिजाइन और evry संकलन के chpis पर io है कोई आसान हल है बदल रहे हैं.
दूसरा विकल्प एक बड़ा टुकड़ा
करने के लिए और
जाने के लिए है कि अधिकांश मामले
में अपनी समस्याओं का समाधान (पिन
है कि आप "घड़ी" या outputs के ँ के लिए cotrol) विशेष पिन की तरह evry समय incrase नहीं कर सकते हैं.तीसरा.
तुम से अच्छा कारण है कि कैसे अंत देखो desing देखना चाहता हूँ.
"यदि आप भी पहेली आप मेरे कार्यक्रम
को पढ़ने
के लिए बुरा है?"
यह पहली आसान
है, क्योंकि कोई बड़ी में अपने डिजाइन,
दूसरा डिजाइन नहीं पहेली होगा.
इस सवाल का जवाब अपने हाथ, पर जब आप sorce संकलन है
तुम कुछ outputs के cpld के लिए
है, लेकिन उनमें से एक फ़ाइल मिल
आपको लगता है कि रिपोर्ट txt फ़ाइल. आप को सक्षम करने की आवश्यकता है (कुछ समय है जब एक फाइल किया है कि
इसे पाने के लिए अपने compiller पर समारोह).
में है कि तुम कैसे था डिजाइन evryting देख सकते हैं, फ़ाइल
कितना कोशिकाओं और evry सेल के समीकरण.मैं ltera एक @ fammiliar डिजाइन हूँ, लेकिन मेरे
पास भेजने की फ़ाइलें (स्रोत और रिपोर्ट) और
मैं आपको बता सकता हूँ अगर मैं कुछ गलत मैं अन्य चिप्स और COMP में पता
मेरी वृद्धि देखें.मैं अपने ईमेल बजे.
इस डिजाइन के बारे में मैं एक छोटा सा नोट हम भी एक और समारोह में
शामिल करने की ज़रूरत हैअगर timmers (सरल उन्हें रोकने के लिए जब वे चले गए ffffh अतिप्रवाह मिल गया के लिए पता
घोषणा
stop_cnt_a: lcell; - (बल के COMP समीकरण के लिए) कोशिकाओं का उपयोग करने के लिए
stop_cnt_b: lcell;
- "ध्यान दें"
- (आप भी लेकिन आसंधि किसी मामले में यदि समीकरण पर 16 वे 16 को Nx16 bacause से कि मैं lcell बल प्रयोग के cnt पर कोशिकाओं में वृद्धि का संकेत है का उपयोग कर सकते हैं, आप के साथ है और नोड से एक परीक्षण कर सकते हैं कि इस कीमत तुम कोशिकाओं में यदि हाँ यह है कि केवल 1 कोशिकाओं लागत होगा) को सेल घोषणा का उपयोग
stop_cnt_a =! (conuter_a [15 .. 0] == ffffh);
stop_cnt_a =! (conuter_a [15 .. 0] == ffffh);
(मेरी वर्तनी langue conuter के लिए खेद => काउंटर)
मरम्मत पंक्तियाँ:
1.यदि io_in_a तो
= करने> अगर (io_in_a & stop_cnt_a) तो
2.यदि io_in_b तो
= करने> अगर (io_in_a & stop_cnt_b) तोआगे.
के बाद आप io से पहले डाटा पढ़ने के लिए मान्य होगा तुम एक घड़ी काउंटर के आखिरी के लिए इंतज़ार करना होगा काउंटर बंद नोट.सादर.
पहले
मैं इस लाइन की मरम्मत: मैं 34
8 लगता (2 या 4) = 44-46 (not56) सेल सर्वश्रेष्ठ मामले में;
दूसरा.
अब के बाद तुम
मुझे बताओ कि लागत केवल 58 पर COMP 64 macrocell में eror बनाने, मुझे लगता है कि है belive क्योंकि:
इस clpd एक विशिष्ट नहीं wiring आंतरिक लाइन यह है कि कनेक्शन
कर दिया है(भी अधिक बड़ा में) दुर्लभ
है, lcells और io btwen छोटे clpds है जब तुम
80%
इसे फिट
करने के लिए समस्या है -90% से अधिक का उपयोग करें कि कोशिकाओं
या io की कोशिकाओं से तारों.
इस समस्या की io तय नहीं है, लेकिन अगर तुम डिजाइन और evry संकलन के chpis पर io है कोई आसान हल है बदल रहे हैं.
दूसरा विकल्प एक बड़ा टुकड़ा
करने के लिए और
जाने के लिए है कि अधिकांश मामले
में अपनी समस्याओं का समाधान (पिन
है कि आप "घड़ी" या outputs के ँ के लिए cotrol) विशेष पिन की तरह evry समय incrase नहीं कर सकते हैं.तीसरा.
तुम से अच्छा कारण है कि कैसे अंत देखो desing देखना चाहता हूँ.
"यदि आप भी पहेली आप मेरे कार्यक्रम
को पढ़ने
के लिए बुरा है?"
यह पहली आसान
है, क्योंकि कोई बड़ी में अपने डिजाइन,
दूसरा डिजाइन नहीं पहेली होगा.
इस सवाल का जवाब अपने हाथ, पर जब आप sorce संकलन है
तुम कुछ outputs के cpld के लिए
है, लेकिन उनमें से एक फ़ाइल मिल
आपको लगता है कि रिपोर्ट txt फ़ाइल. आप को सक्षम करने की आवश्यकता है (कुछ समय है जब एक फाइल किया है कि
इसे पाने के लिए अपने compiller पर समारोह).
में है कि तुम कैसे था डिजाइन evryting देख सकते हैं, फ़ाइल
कितना कोशिकाओं और evry सेल के समीकरण.मैं ltera एक @ fammiliar डिजाइन हूँ, लेकिन मेरे
पास भेजने की फ़ाइलें (स्रोत और रिपोर्ट) और
मैं आपको बता सकता हूँ अगर मैं कुछ गलत मैं अन्य चिप्स और COMP में पता
मेरी वृद्धि देखें.मैं अपने ईमेल बजे.
इस डिजाइन के बारे में मैं एक छोटा सा नोट हम भी एक और समारोह में
शामिल करने की ज़रूरत हैअगर timmers (सरल उन्हें रोकने के लिए जब वे चले गए ffffh अतिप्रवाह मिल गया के लिए पता
घोषणा
stop_cnt_a: lcell; - (बल के COMP समीकरण के लिए) कोशिकाओं का उपयोग करने के लिए
stop_cnt_b: lcell;
- "ध्यान दें"
- (आप भी लेकिन आसंधि किसी मामले में यदि समीकरण पर 16 वे 16 को Nx16 bacause से कि मैं lcell बल प्रयोग के cnt पर कोशिकाओं में वृद्धि का संकेत है का उपयोग कर सकते हैं, आप के साथ है और नोड से एक परीक्षण कर सकते हैं कि इस कीमत तुम कोशिकाओं में यदि हाँ यह है कि केवल 1 कोशिकाओं लागत होगा) को सेल घोषणा का उपयोग
stop_cnt_a =! (conuter_a [15 .. 0] == ffffh);
stop_cnt_a =! (conuter_a [15 .. 0] == ffffh);
(मेरी वर्तनी langue conuter के लिए खेद => काउंटर)
मरम्मत पंक्तियाँ:
1.यदि io_in_a तो
= करने> अगर (io_in_a & stop_cnt_a) तो
2.यदि io_in_b तो
= करने> अगर (io_in_a & stop_cnt_b) तोआगे.
के बाद आप io से पहले डाटा पढ़ने के लिए मान्य होगा तुम एक घड़ी काउंटर के आखिरी के लिए इंतज़ार करना होगा काउंटर बंद नोट.सादर.
W
wizz
Guest
तुम
एक CPLD विशेषज्ञ होना चाहिए!
आप
"यह एक विशिष्ट नहीं wiring आंतरिक लाइन यह है कि कनेक्शन बना है clpd ने कहा."मुझे ऐसा लगता है.
मैं और एक "रीसेट" संकेत नष्ट की इस समस्या को हल कर
रहा था!
(The "रीसेट" संकेतों कुछ कार्यों में इस्तेमाल किया गया था!)
मैं अपने कार्यक्रम को ईमेल से.
(इस कार्यक्रम में,
मैं "के साथ टिप्पणी की है कि त्रुटि" रीसेट "त्रुटि कोड रीसेट सिग्नल".)
एक बार फिर धन्यवाद.
एक CPLD विशेषज्ञ होना चाहिए!
आप
"यह एक विशिष्ट नहीं wiring आंतरिक लाइन यह है कि कनेक्शन बना है clpd ने कहा."मुझे ऐसा लगता है.
मैं और एक "रीसेट" संकेत नष्ट की इस समस्या को हल कर
रहा था!
(The "रीसेट" संकेतों कुछ कार्यों में इस्तेमाल किया गया था!)
मैं अपने कार्यक्रम को ईमेल से.
(इस कार्यक्रम में,
मैं "के साथ टिप्पणी की है कि त्रुटि" रीसेट "त्रुटि कोड रीसेट सिग्नल".)
एक बार फिर धन्यवाद.
J
jzaghal
Guest
नमस्ते,
सिर्फ एक सोचा!तुम एक साधारण 3 करने के लिए 5V switcher करने
का उपयोग करने पर विचार कियाकेवल घड़ी चिप चलाने??
सौभाग्य.
सिर्फ एक सोचा!तुम एक साधारण 3 करने के लिए 5V switcher करने
का उपयोग करने पर विचार कियाकेवल घड़ी चिप चलाने??
सौभाग्य.
W
wizz
Guest
सबसे पहले,
मैं 74lvc4245 का उपयोग करने पर विचार.
लेकिन, मैं तीन 74lvc4245s का उपयोग करना चाहिए.शक्ति बहुत अधिक था खपत करते हैं.
तुम बहुत वर्तमान लागत नहीं कर सकते हाथ से पकड़ मीटर पता है!
wizz
मैं 74lvc4245 का उपयोग करने पर विचार.
लेकिन, मैं तीन 74lvc4245s का उपयोग करना चाहिए.शक्ति बहुत अधिक था खपत करते हैं.
तुम बहुत वर्तमान लागत नहीं कर सकते हाथ से पकड़ मीटर पता है!
wizz
ब
बक़्की
Guest
हाय wizz
मैं elektroda महान डॉक्टर को एक कड़ी में है कि संकट के बारे में वर्णन पाते हैं.
http://www.doe.carleton.ca/ ~ shams/97350/hazards.pdf
यह खोलूँगा अपनी आँखें और अधिक
<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="हैरान" border="0" />
.
मैं अभी भी तुम्हारे लिए सिंक्रनाइज़ेशन प्रणाली के नियमों के बारे में कुछ डॉक्टर ढूँढ़ने की कोशिश
<img src="http://www.edaboard.com/images/smiles/icon_mad.gif" alt="पागल" border="0" />
.सादर.
<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="ठंडा" border="0" />
मैं elektroda महान डॉक्टर को एक कड़ी में है कि संकट के बारे में वर्णन पाते हैं.
http://www.doe.carleton.ca/ ~ shams/97350/hazards.pdf
यह खोलूँगा अपनी आँखें और अधिक
<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="हैरान" border="0" />
.
मैं अभी भी तुम्हारे लिए सिंक्रनाइज़ेशन प्रणाली के नियमों के बारे में कुछ डॉक्टर ढूँढ़ने की कोशिश
<img src="http://www.edaboard.com/images/smiles/icon_mad.gif" alt="पागल" border="0" />
.सादर.
<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="ठंडा" border="0" />