के बाद एक सन्निकटन रजिस्टर

M

Mline7

Guest
हाय, मैं एक शुद्ध एनालॉग डिजाइनर हूँ, और मैं अब डिजिटल मुद्दों के साथ मेरी सीमा का सामना करना पड़ रहा है. मैं एक पूर्ण 8 बिट प्रभारी पुनर्वितरण खोज एवं बचाव एडीसी डिजाइन किए हैं. मैं योजनाबद्ध में फाटक instanciating एसएआर (लगातार सन्निकटन रजिस्टर) बनाया द्वारा हाथ, अर्थात्. हालांकि, मैं एक चालाक समाधान के लिए देख रहा हूँ. मैं जानने के लिए कैसे RTL में एसएआर कोड चाहते हैं. कोई मुझे एसएआर RTL के कुछ उदाहरण के साथ बाहर की मदद कर सकते हैं? अग्रिम धन्यवाद
 
हैलो मैं एक 10 बिट डिजाइन के एक बहुत समान कार्य है mline7
 
अगर डिजिटल आदमी हमें Verilog / VHDL कोड दे, हम इसके बारे में क्या कर सकते हैं: हैलो, एक और सोचा इस लाना होगा?
 
नहीं शुद्ध Digtial कोड इस एडीसी कर सकते हैं
 
खोज एवं बचाव के लिए डिजिटल तर्क इतनी जटिल नहीं है, और सबसे अच्छा तरीका यह अपने आप से अतुल्यकालिक रीसेट के साथ डी सीमांत बल के साथ कर रहा है. आप पुस्तकों में ऐसे schematics है. केवल आप अपने शुरू और बंद संकेतों को समायोजित करने की आवश्यकता है. यदि किसी और आप के लिए vhdl कोड लिखते हैं, तो आप अतिरिक्त समय की आवश्यकता होगी. यदि आप लिखने के अनुरूप डिजाइनर के रूप में आप हमेशा संदिग्ध जाएगा
 
हाय ... मैं अब भी हूँ एसएआर - एडीसी 8 बिट की एक परियोजना बनाने वैसे मैं अनुरूप हिस्सा .... तुलनित्र नमूना और पकड़ और डैक के लिए जिम्मेदार हूँ. खोज एवं बचाव तर्क के लिए मेरे साथी verilog का उपयोग कर रहा है ... तो यह netlist के लिए बारी
 
[ख] Syukri [/b] [बोली लिखा है ठीक है मैं अनुरूप हिस्सा .... तुलनित्र नमूना और पकड़ और डैक के लिए जिम्मेदार हूँ. खोज एवं बचाव तर्क के लिए मेरे साथी verilog का उपयोग कर रहा है ... तो इसे चालू करने के लिए [/ उद्धरण] प्रिय Syukri netlist: कृपया हमें सलाह, आगे क्या होता है? हम HSPICE में सब कुछ बदल और अनुकरण के आराम करना चाहिए? अग्रिम धन्यवाद,
 
Syukri हैलो, मैं एक 10bit खोज एवं बचाव एडीसी कर रहा हूँ भी, लेकिन मैं क्षेत्र के लिए नया हूँ, यू पुस्तकों और पत्रों कि यू अपने खोज एवं बचाव एडीसी डिजाइन का उपयोग कर रहे हैं के लिए संदर्भ के नाम प्रदान कृपया कर सकते हैं. आपकी मदद के लिए कई धन्यवाद
 
हाय सब ... आम तौर पर .. बोल अल बात netlist में बदल जाना चाहिए पहले यह अनुकरण किया जा सकता है, लेकिन उन्नति में उपकरण यह posible है कि खुद औजार यह यू के लिए उत्पन्न करते हैं खैर खोज एवं बचाव - एडीसी मेरे मामले में ... मेरे साथी verilog से netlist उत्पन्न कर सकते हैं. 1: इस के लिए कुछ कारण है. खोज एवं बचाव और सभी एडीसी मिश्रित संकेत प्रणाली के रूप में माना जाता है .. वहाँ coz एक एनालॉग हिस्सा और डिजिटल हिस्सा (खोज एवं बचाव तर्क) है. एनालॉग सर्किट खरोंच से किया की जरूरत है ... या तो netlist या योजनाबद्ध प्रविष्टि ... सर्किट डिजाइन से लेआउट में सब कुछ पुस्तिका है, जब तक आप एक पुस्तकालय है कि विभिन्न कल्पना के साथ इस उपकरण के विभिन्न प्रकार है. 2. बस क्योंकि मेरे एनालॉग तुलनित्र, नमूना और पकड़ और डैक netlist में है ... तो [ख] हमारे हिस्से को पूरा हो गया एकीकृत खोज एवं बचाव एडीसी [/b] सब कुछ एक ही प्रारूप में .. इस मामले में netlist. [आकार = 2] [रंग = 999999 #] 7 मिनट के बाद जोड़ा गया: [/ रंग] [/ आकार] जैसा कि मैं हमेशा कहा .. इस संदर्भ के लिए ही है ... डिजाइन पर प्रतिलिपि prohibitted है
 
कागज मरने क्षेत्र या कितना तुम्हारा है? कर बिजली की खपत के बारे में एक बात कहना नहीं है ..
 
मैं एक सर्किट डिजाइनर हूँ ... मेरे काम के लिए एक विनिर्देशन से ही दिया ... कल्पना से ट्रांजिस्टर योजनाबद्ध का उपयोग प्रणाली का निर्माण होता है. सर्किट है builded मुझे तुलनित्र डैक, और ट्रैक के लिए क्या टोपोलॉजी का उपयोग करें और पकड़ है. फिर एक ठीक डिजाइन लेआउट का निर्माण हो जाएगा और टेप बाहर .... के रूप में लंबे समय simukation पर netlist स्तर पर कुल बिजली के रूप में कल्पना से मिलने ... तो आईसी डिजाइन लोगों को अपने से गुजारें मंजिल की योजना बना और इतने पर निर्माण.
 
[बोली = nijMcnij] Syukri हैलो, मैं एक 10bit खोज एवं बचाव एडीसी कर रहा हूँ भी, लेकिन मैं क्षेत्र के लिए नया हूँ, u कर सकते हैं कि यू अपने खोज एवं बचाव एडीसी डिजाइन का उपयोग कर रहे हैं पुस्तकों और पत्रों के लिए संदर्भ के नाम प्रदान करें. आपकी मदद के लिए कई धन्यवाद [/ उद्धरण] मैं भी एडीसी 8bits कर रहा हूँ, ijust इसके बारे में किताबें हैं, लेकिन टोपोलॉजी नहीं है. अगर u, यह मेरे लिए भेजा कृपया! धन्यवाद यू
 
हाई Shukri .... क्या उपकरण उर दोस्त का उपयोग करता है ... मैं एसएआर तर्क भी के साथ समस्या है ... खरोंच से डिजाइन असंभव देखो ...
 
किसी को भी 3 बिट एसएआर - एडीसी के लिए vhdl कोड प्रदान कर सकते हैं?
 
मेरे लिए, तर्क भाग के लिए सबसे अच्छा समाधान यह अपने आप से (vhdl में नहीं) है. क्योंकि सबसे कठिन बात जब आप सर्किट के लेआउट आकर्षित शुरू होगा. बेहतर समाधान के लिए प्रभारी पुनर्वितरण अवधारणा है जो सबसे कॉम्पैक्ट प्रणाली का निर्माण करने की अनुमति देता है का उपयोग करने के लिए है. लेकिन हम ध्यान प्रणाली के nonlinearity के लिए भुगतान अगर हम एक उच्च संकल्प तक पहुँचना चाहते हैं हैं चाहिए.
 
उसी के लिए एडीएस का उपयोग करें, यह योजनाबद्ध स्तर के बीच vhdl कोड स्तर / modelsim के लिए इंटरफ़ेस प्रदान अंतरफलक के रूप में के रूप में अच्छी तरह से matlab भी किया जा सकता है. काम आसान हो जाएगा. लगता है, बड़ी कंपनियों (चिप निर्माता) में और बड़ी मिश्रित चिप डिजाइन के आसपास क्या हो
 
फ्लैश एडीसी का उपयोग करने की कोशिश करो और फिर हम आप देखेंगे कि क्या समस्या है
 
यदि हां, तो केवल 4 थोड़ा ले, अन्यथा / ज w इतनी बड़ी हो जाएगा!
 
[बोली = jcpu] नमस्कार, एक और सोचा इस लाना होगा: क्या अगर डिजिटल आदमी हमें Verilog / VHDL कोड दे, हम इसके बारे में क्या कर सकते हैं? [/ उद्धरण] अगर u VHDL कोड द्वारा उत्पन्न एसएआर रजिस्टर, डिजिटल सर्किट शायद निरर्थक है. मैं nonredundant एसएआर circuitry के बारे में कुछ कागज देखा है
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top