के बारे में कैसे FPGA के लिए पी टी का उपयोग करके स&

[richardhuang]

हाल ही में, मैं FPGA डिजाइन के लिए पी टी का उपयोग करके जाँच करते हैं.हमारे डिजाइन को FPGA है, जो समाज के लिए प्रोटोटाइप अनुकरण है में एक MCU लागू है.मैं पहली बार इस तरह के काम कर रहा हूँ, लेकिन मैंने पाया पीटी FPGA के लिए सर्वोत्तम उपकरण नहीं है.मैं कारण के नीचे की सूची होगी
1.जब मैं pt खोल में एक एसडीएफ फाइल की जांच, मैं समय की देरी में लापता का एक बहुत पाया information.especially वहाँ chipscope आईपी कोर के लिए कोई समय चाप है
2.मैं गेट netlist स्तर में कमी शामिल है, तो यह बहुत मुश्किल है कि सही वस्तुओं आप बाधाओं संलग्न करना चाहता हूँ.मैं जानता हूँ कि यदि मैं गेट netlist स्तर में कमी जोड़ने चाहिए नहीं है?लेकिन अगर मैं ise में बाधाओं को जोड़ने के लिए, यह बहुत चला मुश्किल है.

तो, देखने की अपनी बात के बारे में बात करो अगर तुम संबंधित काम करना है, धन्यवाद?

 

[yln2k2]

नमस्ते,

पीटी एक उद्योग मानक उपकरण बंद हस्ताक्षर है.

1) क्या आप कृपया कर सकते elobarate अधिक है जिस पर आप प्रारूप पीटी के लिए करते थे?SPEF?
यदि हां, तो अगर तुम एक आईपी आप एक ही आई पी के लिए समय आर्क्स होना चाहिए?

यदि आप पीटी कोई काम नहीं कर सकते हैं .... नहीं हैजैसे अगर आप अनुरूप मॉड्यूल या तो तुम ही इतना है कि पीटी अंतरफलक .... समय देखेंगे के लिए एक समय मॉडल को निर्दिष्ट किया हैधन्यवाद और सादर
yln