कैसे एक verilog के साथ कोड gating घड़ी लिखने के लिए?

[feel_on_on]

जब डिजाइन कम्पाइलर, संश्लेषण के साथ कैसे एक verilog के साथ कोड gating घड़ी लिखने के लिए. .......... तो संश्लेषण सकते हैं, एक SNPS_CLOCK_GATE_HIGH .... insert_clock_gating

 

[avimit]

तुम न करने tweak या आपके verilog को घड़ी फाटकों डिजाइन संकलक कोड डालने के परिवर्तन स्वचालित रूप से यह तुम्हारे लिए होगा क्या करना है, अपने डिजाइन / कोड प्रदान की डीसी एक ऐसा करने का अवसर देता है
के.आर.,
avi
http://www.vlsiip.com

 

[jarodz]

जब सीमांत बल के उत्पादन में अपने निवेश को वापस फ़ीड, sythesis उपकरण सीमांत बल के पिन को शुद्ध घड़ी पर सेल gating घड़ी डालने बदल सकते हैं.

साभार,
Jarod

 

[lordsathish]

हाय ...क्या तुम मुझे बता सकते हैं कि वास्तव में क्या gating घड़ी है ...
जहाँ तक मैं जानता हूँ "घड़ी संकेत फाटकों जो मॉड्यूल कामकाज पर नियंत्रण 'के माध्यम से डिजाइन में मॉड्यूल को तंग आ गया है ...और मैं यह भी सुना है कि यह आम तौर पर सलाह के लिए घड़ी gating ... क्यों ऐसा है ... उपयोग नहीं है?

 

[शांत]

वहाँ इस मुद्दे के उदाहरण के कुछ प्रकार के होते हैं, आप कर सकते हैं
उन्हें जाल में खोजें.

 

[Wenf.Yeh]

यहाँ एक कागज है
उम्मीद मदद करो!
क्षमा करें, लेकिन आप में प्रवेश करने की जरूरत है इस संलग्नक देखें

 

[master_picengineer]

धन्यवाद Wenf.ये!