कैसे डी को रीसेट करने के लिए एक रजिस्टर में फ्लिप फ्लॉप

[Nike]

मैं यह की चोटी पर 5 डी फ्लॉप फ्लिप और 4 पूरी Adders से बना रजिस्टर है. इस रजिस्टर क्या करता है यह शून्य से शुरू करने और भेजने के फ्लिप में संग्रहीत मूल्य योजक के लिए फ्लॉप और एक बार एक और दूसरे सर्किट से आ परिणाम रजिस्टर करने के लिए किया जा रहा है वापस खिलाया जा रहा है के रूप में के रूप में अच्छी तरह से मूल्य के लिए मूल्य जोड़ा है प्रदर्शित करने भेजा. (यह एक काउंटर के वैकल्पिक incerements 4,2,1 के साथ शून्य से 31 तक मायने रखता है और अगर कोई विकल्प चयनित नहीं है गिनती की तरह काम करता है). मैं xilinx माइक्रो नियंत्रक का उपयोग कर रहा हूँ और मैं तर्क फाटकों और फ्लिप फ्लॉप (मैं पूर्व डिजाइन उपकरण या कोड का उपयोग नहीं कर सकते हैं) सबसे पहले का उपयोग कर सर्किट आकर्षित करने की आवश्यकता है कि उस उद्देश्य के लिए सही डिजाइन है? सभी का दूसरा मैं फ्लिप फ्लॉप शुरुआत में जब मैं गिनती शुरू (ताकि रजिस्टर मान 0 0 0 0 0 गिनती के शुरू में होगा)? कैसे रीसेट करना

 

[bpu]

अगर आप समय पर रजिस्टर स्पष्ट की जरूरत है, जब वैकल्पिक वेतन वृद्धि चयनित नहीं है, तुल्यकालिक स्पष्ट [कोड] प्रक्रिया शुरू अगर (rising_edge (clk)) तो अगर (वेतन वृद्धि = 0) तो रजिस्टर का उपयोग करें

 

[Nike]

नहीं, मैं जब कोई विकल्प चयनित होता है रजिस्टर करने के लिए स्पष्ट की जरूरत नहीं है. मैं इसे के रूप में जल्दी ही स्पष्ट रूप में बिजली बोर्ड से जुड़ा है की जरूरत है इतना है कि यह शून्य से गिनती शुरू कर देंगे (यानी: वहाँ किसी भी फ्लिप - फ्लॉप की में किसी भी पूर्व संग्रहीत मूल्य नहीं किया जाएगा) और मैं का उपयोग नहीं कर सकते हैं तर्क फाटकों के अलावा अन्य कुछ और फ्लिप यह करने के लिए फ्लॉप. [आकार = 2] [रंग = 999999 #] 5 घंटे 42 मिनट के बाद जोड़ा गया: [/ रंग] [/ आकार] और किसी को भी किसी भी विचार है?

 

[nand_gates]

मुझे लगता है कि यह तुम्हारे लिए क्या देख रहे हो ........... शक्ति को शून्य काउंटर इनिशियलाइज़ करने के लिए रीसेट का उपयोग करें! [कोड] मॉड्यूल (clk, rst_n, sel, दीन, dout) गिनती; इनपुट clk rst_n, इनपुट [03:00] sel, इनपुट [03:00] दीन, निर्गम [04:00] dout, reg [4: 0] dout_nx; हमेशा @ dout (posedge clk या negedge rst_n) अगर rst_n (!)

 

[echo47]

Xilinx माइक्रो नियंत्रक? शायद तुम एक FPGA या CPLD मतलब है. पूर्व डिजाइन उपकरण या कोड का उपयोग नहीं कर सकते? आप डिजाइन प्रवेश के लिए क्या उपयोग कर रहे हैं? योजनाबद्ध कब्जा का उपयोग केवल फाटकों और फ्लिप फ्लॉप? यदि आप का उपयोग कर रहे हैं केवल * * फाटकों और पारंपरिक फ्लिप फ्लॉप, तो आप कोई शक्ति पर फ्लॉप इनिशियलाइज़ है. आप एक अतिरिक्त रीसेट इनपुट की जरूरत है, या आप सुविधा / FPGA और CPLD है कि शुरू के दौरान फ्लॉप आरंभीकृत का लाभ लेने की जरूरत है. लगता है जैसे तुम अपने अनुक्रमिक तर्क का उपयोग फ्लॉप और फाटकों का उपयोग कर आप जो कुछ भी तरीकों कागज और पेंसिल सीखा है द्वारा डिजाइन की जरूरत है, और तब Xilinx उपकरणों में योजनाबद्ध कब्जा या एचडीएल है, जो भी परियोजना द्वारा आवश्यक है का उपयोग करके कि डिजाइन में प्रवेश.