कैसे मेरी VHDL के कोर की रक्षा करने के लिए या एक आईपी कोर?

[nashafi]

हाय, मैं अपने अनुसंधान समूह में एक एमएपी deocder वास्तुकला यहाँ प्रवाह डिजाइन किए हैं. मैं अब यह वाणिज्यिक इस्तेमाल के लिए देने का विकल्प तलाश रहा हूँ. लेकिन मैं कैसे मैं अपने VHDL कोड की रक्षा और अभी भी एक कुछ कुछ thign है जो वे किसी भी FPGA के मंच को लक्षित करने के लिए उपयोग कर सकते हैं या बदलने के लिए और समय की आवश्यकताओं को हो सकता है दे सकते हैं के रूप में कोई सुराग नहीं है मैं सोच रहा था हो सकता है है EDF फ़ाइल एक विकल्प है. आदि. लेकिन यह सुरक्षित है या वहाँ एक के EDF से VHDL के वापस पाने के लिए रास्ता है. मैं इस मुद्दे पर एक discussuin की सराहना करते हैं. के रूप में यह सभी नए डिजाइनरों में मदद मिलेगी. धन्यवाद, Nauman

 

[rprince006]

मुझे लगता है कि सबसे एचडीएल सिमुलेटर उनके एचडीएल सूत्रों encript के उपयोगकर्ताओं के लिए एक विकल्प है. आप उपयोगकर्ता मनु की एचडीएल सिम्युलेटर आप उपयोग कर रहे हैं लग सकता है. मुझे याद है कि सार कुलपतियों उपयोगकर्ताओं के लिए इस तरह के एक विकल्प है. सौभाग्य! Regareds, rprince006

 

[Willebul]

हाय sysnthesys EDIF के लिए अच्छा है वहाँ कोई VHDL करने के लिए यदि आप Altera FPGA का उपयोग कर रहे हैं आप एक VQM (Verilog netlist फ़ाइल) फ़ाइल जो प्रयोग करने योग्य है निर्यात कर सकते हैं लेकिन संपादित नहीं किया जा सकता है जाना जाता है इसका मतलब है. Xilinx के समान netlist के XNF मुझे लगता है कि प्रारूप सादर चाहिए

 

[Hero]

हाय और एक अच्छा समाधान के केवल कठिन आईपी semy कस्टम वीएलएसआई ब्लॉक के रूप में ही अपने आईपी कोर देने के लिए है. इस मामले में यह बहुत मुश्किल है आप बिना कोर पुनः प्रयोग. यदि आप रखना चाहते हैं अपने आईपी किसी को कोई VHDL syntesizable स्रोत नहीं की पेशकश करते हैं. केवल कुछ कार्यान्वयन के लिए तैयार प्रारूप में अपने आईपी देने. यदि आप RTL के स्वरूपों का उपयोग यह आसान है के लिए विभिन्न प्रौद्योगिकियों के लिए अपने आईपी कोर विस्थापित. तो मुझे लगता है कि केवल प्रौद्योगिकी निर्भर वितरण विकल्प सुरक्षित समाधान है. सादर