V
vlsi_maniac
Guest
हाय, मैं उपकरण synplify का उपयोग कर रहा था और मैं एक शक के साथ फंस गया था. मैं इनपुट पैड और एक reg है जो उत्पादन होता है के बीच एक कंघी पथ है. इनपुट पंजीकृत नहीं है. कैसे संयोजन पथ देरी की गणना करने के लिए. कैसे synopsys डिजाइन compiler.what आदेश में एक ही गणना करने के लिए देने की जरूरत है