कैसे verilog में एक गुणक घड़ी डिजाइन

[ikru26]

किसी को भी कुछ जानकारी दे सकते हैं / verilog में एक गुणक घड़ी डिजाइन की रूपरेखा.

 

[mkenobi]

vhdl कोड उपलब्ध है

http://www.eda.org/fmf/fmf_public_models/clock/cdc5801.vhd

 

[djalli]

होमवर्क?

 

[omid219]

क्या आप इसे verilog में बराबर कोड है?

 

[djalli]

एक अनुवादक सॉफ्टवेयर का उपयोग करें

 

[eda_wiz]

एक synthesisable घड़ी गुणक खिचड़ी भाषा verilog में लागू किया जाएगा.में अच्छी तरह से actuall ckt तुम एक आधे से विलंबित (देरी buffers जोड़कर) x2 एक घड़ी के लिए गुणक इनपुट के साथ एक 2 / i p XOR फाटक उपयोग कर सकते हैं

मुझे आश्चर्य है कि क्या आप घड़ी डिवाइडर ????? की सोच रहे थे

 

[bloodemon]

mkenobi द्वारा अच्छी पोस्टडमी पोस्ट# 1 चेतावनीeirp