को डीसी में बाधाओं प्रदान विधि

[manik_vivek_82]

नमस्ते,
मैं हाल ही में डीसी पर काम शुरू कर दिया.कैसे तुम वास्तव में फैसला abt जाना बाधाओं के मूल्यों.मैं मैनुअल के माध्यम से बेचे गए हैं, लेकिन अभी भी उलझन में.किसी को कुछ सुझाव है कि कर सकते हैं?

 

[nittinsharma80]

हाय विवेक,
मैं भी डीसी के लिए एक नौसिखिया हूँ, लेकिन मैं मूल्यों के बारे में मेरी समझ suggets कर सकते हैं
बाधाओं के मूल्यों की डिजाइन समय और क्षेत्र की कमी और पुस्तकालय है कि आप संश्लेषण के लिए उपयोग करेंगे पर निर्भर हैं.के लिए है creat_clock अवधि की कमी की इसी घड़ी freq के लिए desing के संश्लेषण तय करेगा जैसे.यह भी निर्धारित न्यूनतम / capacitence आदि का अधिकतम मूल्य मानक सेल पुस्तकालय द्वारा निर्धारित किया जाएगा जिसे आप संश्लेषण और furthersteps के लिए उपयोग कर रहे हैं
समूह कृपया मुझे सही अगर मैं ग़लत हूँ / अधूरा आदि
डीसी इतने सारे लोगों की मदद कर सकते हैं पर चर्चा
सादर

 

[manik_vivek_82]

मैं मानता हूँ.
दिया, एक डिजाइन या एक परियोजना, मैं कैसे संश्लेषण की प्रक्रिया के दौरान बाधाओं के निर्धारण की प्रक्रिया के साथ शुरू होगा?इसके अलावा, मैं कैसे ऐसे इनपुट देरी, उत्पादन में देरी के रूप में बाधाओं को मिला?
यदि हम एक नकारात्मक सुस्त हो, और रास्ता है कि समय, मैं कैसे abt सुस्त को कम करने की प्रक्रिया जाते उल्लंघन मिला?कुछ निर्णायक कदम दो. ..

 

[spauls]

बाधाओं विभिन्न प्रकार के होते हैं

गति -> समय Constraintas (आई पी / देरी ओ / पी दोनों को अधिकतम और न्यूनतम देरी)
अनुकूलन -> क्षेत्र (अधिकतम क्षेत्र)
डिजाइन शासन की कमी - मैक्स fanout, अधिकतम भार, अधिकतम समाई.

 

[haosg]

आई / ओ इनपुट / आउटपुट देरी है चिप वातावरण द्वारा निर्णय लिया जाना चाहिए