क्या होता है जब fpgs अतिभारित है??

टैन

Guest
हाय दोस्तों,
मैं एक question.Can किसी ने मुझे बताओ कि जब fpga अतिभारित है क्या होता है?? मैं एक अनुप्रयोग है जिसके लिए मेरे fpga 100% पार कर लिख रहा हूँ है. मुझे पता है क्या होता है fpga को उत्सुक हूँ?

 
क्या तुम गंभीर हो?

मैं नहीं कर सकते लगता है कि आप न समझ क्या आपके कार्यान्वयन उपकरण सिर्फ संकेत दिया.

मूल रूप से तुम क्या कर रहे हैं कहा जा रहा है कि युक्ति आप चुना है इतना बड़ा हार्डवेयर अपने कोड को उत्पन्न करने वाला है लागू नहीं है.आप या तो अपने कोड का अनुकूलन करने की कोशिश की आवश्यकता होगी, अपने लेआउट, या उपकरण के लिए एक बड़ा कदम.

के रूप में FPGA .... कुछ नहीं क्या होता है, क्योंकि यह थोड़ा धारा के साथ भरी हुई अभ्यस्त हो.



 
कुछ नहीं, तुम पैदा नहीं कर सकेंगे rbf *. या *. थोड़ा संचिका

 
तुम अधिभार FPGA कभी नहीं हो सकता.आप इसे बिल्कुल नहीं जला सकते हैं.तुम एक और FPGA लक्ष्य या डिजाइन अधिकतम प्रयास की जरूरत है.

 
मेरे देर से उत्तर के लिए खेद है,
वास्तव में क्या था, जब मैं अपना प्रोग्राम यह 110% के रूप में दिखा रहा था संश्लेषित हुआ.
इसलिए मैं इस पर शक था,
मेरा सवाल है मेरे उपकरण XILINX मेरे डिजाइन अधिकतम अधिक के लिए fpga में फिट करने या मैं अपने डिजाइन मेरे अपने कोड reconsidering अधिकतम चाहिए?

कृपया मुझे बताना ...

 
Ise कुछ अधिक उपयोग करते हैं और possiblely कम आप डिजाइन <100% होगा.
यदि ऐसा उपकरण नहीं बताऊँगा कर सकते हैं.
वैसे भी, तुम संसाधन उपयोग की तरह अपने समय के लिए बंद नहीं मिलेगा.

 
Ise कुछ optimiztion करेंगे, लेकिन अधिकतम तुम डिजाइन लगभग 85% लक्षित FPGA से होना चाहिए

 
भूल Xilinx के मामले में: नहीं है कि रूटर के लिए "सभी उपलब्ध संसाधनों में" तर्क बढ़ाने को इच्छुक है.तो भी यदि उपलब्ध स्लाइस के अधिभोग 100% तक पहुँच गया है इसका मतलब यह नहीं है कि तुम एक पूर्ण FPGA पास आ रहे हैं.वहाँ स्विच कर रहे हैं "असंबंधित तर्क" कि आगे रूटर बल चीज़ें रख करीब एक साथ कर सकते हैं और प्रत्येक टुकड़ा के भीतर तर्क के अधिक उपयोग पैक.

बेशक, यह कुछ अधिक कठिन मार्ग, अर्थात या तो अधिक संकलन समय तर्क या धीमी गति की कीमत पर आ सकता है.

तो flipflops और LUTs की संख्या नहीं, समग्र टुकड़ा उपयोग प्रतिशत अनुमार्गण के बाद यह रिपोर्ट की जाँच करें.और हां ब्लॉक मेढ़े और अन्य विशेष घटक की तरह दुर्लभ संसाधनों का%.

 
इस मामले में, जब FPGA अतिभारित है .... मतलब है कि आपका कोड डिजाइन डिवाइस जो यू ........... चुना में फिट नहीं होगा

तुम ऐसी एक उपकरण है जो बड़े से हार्डवेयर अपने कोड को उत्पन्न करने वाला है लागू करने के पर्याप्त नहीं है चुना है.आप या तो अपने कोड का अनुकूलन करने की कोशिश की आवश्यकता होगी, अपने लेआउट, या उपकरण के लिए एक बड़ा कदम..............

या जो एक और हवलदार ई उपकरण अधिक व्यापक क्षमता का फैसला किया तो इस उपकरण ......

यदि FPGA अतिभारित है, तो यू canot कर रूट, मानचित्रण, कि यू के प्लेस n. बिट मानचित्र फाइल उत्पन्न नहीं कर सकते हैं ..............

केवल यू हार्डवेयर की जांच कर सकते हैं ...........

कोड doen लोड ........ नहीं है

 
मैं डीएसपी फर्क है कि fpga या नहीं अतिभारित है .. करना है कि संख्या में पता चला
और एक बात और ....
1.यह सच है कि कुछ फाइल उत्पन्न हो जाएगा तब भी जब स्लाइस की संख्या सिर्फ 100 से भी अधिक है अर्थात् 102% है.?

 
किसी भी संसाधनों का उपयोग अगर नहीं है> बराबर मंच, एक सही थोड़ा फ़ाइल किसी भी तरह से नहीं बनाया जा सकता है पर 100%.तुम एक घटक का उपयोग नहीं है कि अस्तित्व में नहीं है सकते हैं.

 
यदि आप स्मृति प्रयोग कर रहे हैं, अभी जाँच लें कि स्मृति CLB या स्मृति ब्लॉकों में बैठी है.यदि स्मृति लेने CLBs स्मृति की कोडिंग शैली को बदलने यह स्मृति ब्लॉकों के लिए ले जाने के लिए.

 
मैं you.please तुम .. विस्तृत कर सकते नहीं

 

Welcome to EDABoard.com

Sponsor

Back
Top