क्यों एक चिप है 3.3v और 2.5v की बिजली की आपूर्ति की ज&#23

[tybhsl]

यहाँ मैं एक चिप जो suply 3.3v के VDD और एक ही समय में 2.5v पिन शक्ति है मिला है.इसका क्या उन दोनों की जरूरत है?क्या ऐसा है कि वे सीधे एक CMOS ASIC चिप में पलायन और EFTs (फील्ड प्रभाव ट्यूब) क्रमशः के स्रोत ड्राइव इस्तेमाल किया होगा?और क्या वोल्टेज तर्क "1 करेंगे" या "0" के रूप में प्रतिनिधित्व किया जाएगा?टैंक बहुत!

 

[फूला हुआ]

यह किया जाता है, जहां कई वर्गों रहे हैं.3.3 वी अनुभाग बाहरी दुनिया के साथ इंटरफेस.2.5 वी अनुभाग कम टूट ट्रांजिस्टर है कि तेजी से चला सकते हैं.

 

[tybhsl]

इस एक ही समय में 3.3v और 2.5v चिप के द्वारा संचालित है, जो सीधे एक CMOS ASIC चिप में पलायन और EFTs (फील्ड प्रभाव ट्यूब) क्रमशः के स्रोत ड्राइव इस्तेमाल किया होगा?मेरा मतलब है, क्या वोल्टेज तर्क 'करेंगे 1 "या" 0 "के रूप में प्रतिनिधित्व किया जाएगा?टैंक बहुत!

 

[फूला हुआ]

वहाँ दो वर्गों के बीच चिप के भीतर स्तर कन्वर्टर्स हैं.बाहर की दुनिया केवल 3.3 वी तर्क स्तर देखता है.

 

[nittinsharma80]

नमस्ते
इस multivoltage परिदृश्य "हो" अभी के लिए बिजली की खपत को कम करने के बाद guidlines की एक कर सकते हैं.एकाधिक वोल्टेज डोमेन अवधारणा महत्वपूर्ण मार्ग vallyes और कम समय गैर महत्वपूर्ण पथ के लिए वोल्टेज timimng क्षेत्रों के लिए उच्च voltages के लिए पूछता है.
और इस वजह से बाह्य उपकरणों की निर्भरता का हो सकता है (onn उच्च voltages प्रचालन) और चिप चिप संचालन के साथ बातचीत के दौरान कम से कम voltages.
वहाँ अन्य कारणों से भी हो सकता है.
मुझे आशा है कि यह मदद करता है
सादर

 

[tlihu]

ज्यादातर मामलों में, 2.5v 0.25um उपकरण, विशेष रूप से तर्क फाटक द्वारा प्रयोग किया, जबकि 3.3v मैं / हे अंतरफलक सर्किट और / या अनुरूप आईपी द्वारा इस्तेमाल किया जाता है.

 

[william_qiu]

मैं के लिए 3.3v / हे पैड मुख्य तर्क के लिए 2.5v

 

[tybhsl]

2.5v ग्रहण के लिए चिप मुख्य ड्राइव है, तो में आदेश नाली और FETs (फील्ड प्रभाव ट्यूब) क्या वोल्टेज CMOS तर्क में क्रमशः जरूरत है स्रोत ड्राइव पर इस्तेमाल किया जाता है?मेरा मतलब है, क्या वोल्टेज तर्क 'करेंगे 1 "या" 0 "के रूप में प्रतिनिधित्व किया जाएगा?टैंक बहुत

 

[billjoy]

डिजाइन datasheet (पर निर्भरता)

आपके मामले में: मुझे लगता है कि 1 2.5 है ~ 3.5

 

[funzero]

मैं के लिए 3.3v / हे पैड मुख्य तर्क और अनुरूप निवेश की आवश्यकता के लिए 2.5v?

 

[sunms]

यह अजीब नहीं है.शायद तुम चिप की जांच और बाहर एक आपूर्ति aim.I मिल जाएगी एक बार एक चार आपूर्ति, 1.2v, 1.8v, 2.5v, 3.3v होने चिप से मुलाकात की.3.3v टीटीएल अंतरफलक के लिए है, 2.5v lvds के लिए है, lvpecl इंटरफ़ेस, ...

 

[tybhsl]

फिर क्या वोल्टेज तर्क 'करेंगे 1 "या" 0 "इस चिप के रूप में प्रतिनिधित्व किया हो?टैंक बहुत!

 

[shawndaking]

अब दिन उपकरणों कोर के लिए अलग वोल्टेज का उपयोग करें, डिजिटल हिस्सा यानी 1.2 से तंग आ गया - 2.5v और आई / ओ buffers / ड्राइवरों वोल्टेज 3.3v जो आम तौर पर होता है कि बाहर की दुनिया (lvtll में अन्य उपकरणों) से कनेक्ट किया जाता है है \ lvcmos स्तरों.

 

[gaonkc]

3.3v कब शक्ति है.2.5v प्रमुख शक्ति है

 

[tutx]

2.5 वाल्ट चिप की गति बढ़ाने के लक्ष्य के साथ कोर के लिए इस्तेमाल किया है, जबकि 3.5 मैं के लिए इस्तेमाल वाल्ट / हे अंतरफलक समस्याओं की वजह से रोकता है.

तर्क स्तर के लिए:
तर्क '0 ': 0 वाल्ट से ~ 30% वाल्ट अधिकतम.
तर्क '1 ': 60% अधिकतम वाल्ट से अधिकतम वाल्ट है.

 

[minhle]

'1 'और '0 के represetntation' अपने विशिष्ट डिजाइन पर निर्भर हैं.वोल्टेज स्तर threshol वोल्टेज है कि आप (. कम, VT मानक VT या उच्च VT उपयोग पर निर्भर करता है.).

 

[ic_kuang]

आम तौर पर, वहाँ हैं विभिन्न कब सेल और मूल कोशिका के लिए एक चिप में बिजली आपूर्ति, कब 3.3, 1.3, आपूर्ति के लिए है 1.8 या 2.5 मूल कोशिका के लिए.

 

[नायक]

नमस्ते,

आज के लिए विद्युत disipation गंभीर है समस्या उच्च गति चिप्स (प्रोसेसर, ग्राफिक गतिवर्धक, फाइबर ऑप्टिक इंटरफेस और उच्च गति, उच्च densty CPLDs).

CMOS पी.डी. उपकरणों के लिए ~ च * * वी वीतुम कोर वोल्टेज तुम ही सत्ता dispation में बहुत उच्च आवृत्ति का उपयोग कर सकते हैं जब कम.

लेकिन समस्या यह है कैसे बाहर शोर दुनिया के साथ चिप अंतरफलक है.कोर के लिए दोहरी वोल्टेज एक और कब के लिए एक पैड के साथ आप बहुत ही सत्ता disipation के लिए काम कर आवृत्तियों अधिक प्राप्त कर सकते हैं.

 

[godsun]

अलग अलग क्षेत्र वोल्टेज और 1 या 0 क्षेत्र में अलग अलग है वोल्टेज है और वहाँ एक अलग क्षेत्र में परिवर्तित, हम जानते हैं मल्टी वोल्टेज अधिक जटिल है, लेकिन उच्च गति चिप में अधिक बिजली बचाने के लिए

 

[wangkl]

अगर u वास्तव में एक सामान्य प्रसव में चिप डिजाइन मिल,
यू सत्ता पैड का पता लगाने और जांच की आपूर्ति कर रहे हैं कि वे क्या सकता है!
आम तौर पर, कुछ डॉक्टर को यह वर्णन होना चाहिए.