क्यों समय डेटा प्रकार प्रणाली verilog में 4 राज्य है?

Y

yourcheers

Guest
शरीर के किसी भी समय क्यों डेटाप्रकार सिस्टम verilog में 4 राज्य है पर कोई विचार है. यह समझ में आता है "तर्क", "Reg" और "पूर्णांक" 4 राज्य है. लेकिन समय क्यों?
 
[बी] समय [/ बी] डेटा प्रकार reg के लिए एक पर्याय है [63:0] इस तरह यह Verilog में परिभाषित किया गया है, जो केवल 4 राज्य मूल्यों था. मूलतः [बी] समय [/ बी] और [बी] पूर्णांक [/ बी] संयुक्त राष्ट्र के आकार के थे इसलिए कि कार्यान्वयन है कि एक विशेष रूप से लागू करने के लिए इष्टतम थे आकार का चयन कर सकता है, लेकिन बाद में आईईईई में 64 बिट के लिए तय है. SystemVerilog 2 राज्य मूल्यों शुरू की है, लेकिन [बी] [/ बी] के लिए पिछड़े संगतता कारणों की परिभाषा नहीं बदल सका.
 
हाय डेव रिच, विवरण के लिए धन्यवाद. केवल जो लोग एसवी के विकास को देखा इस का जवाब कर सकते हैं. मदद के लिए धन्यवाद.
 

Welcome to EDABoard.com

Sponsor

Back
Top