घड़ी गति समस्या है.

[kelvin_sg]

मैं एक 500K फाटक, 40MHz डिजाइन किया है.मैं जब पहली बार लागू किया है कि
के लिए xc2v6000, पी एण्ड 2ns मार्जिन के साथ सफल आर.अब मैं करने का निर्णय लिया
एक समानांतर डाला - DCM का उपयोग करने घड़ी बढ़ाने के धारावाहिक कनवर्टर,
मूल 40MHz घड़ी के साथ सिंक्रनाइज़ 80MHz करने के लिए.पी एस में तर्क
बहुत आसान है, तथापि, के बाद मैं पी एंड आर गई, 40MHz के लिए समय उल्लंघन
हो और रास्ता अधिकतम 45ns को गरजे, लेकिन समय 80MHz के लिए 10.5ns है.

मैंने सोचा कि इसे पी एस और निर्गम मार्ग के कारण था, तो मैं एक अंगूठी जोड़ा
8 रजिस्टरों के धारावाहिक उत्पादन करने के लिए नीचे तोड़ने के लिए निर्गम मार्ग
और 40MHz डिजाइन पर उसके प्रभाव को कम से कम (जिसका समय बहुत तंग) था.
अब मैं 80MHz घड़ी पर एक 10.2ns हासिल की और 37ns 40MHz घड़ी पर.दूर
से अपने लक्ष्य.उपकरण के उपयोग के इस समय में प्रचुर मात्रा में था.

मैं सही काम कर रहा हूं?क्या चाल सलाह तुम कर सकते हो?

धन्यवाद

 

[nemolee]

यदि आप अपने डिजाइन गति चाहते हैं, तो आप को पाइप लाइन वास्तुकला का प्रयोग किया है.DFFs के बीच संयोजन तर्क के कुछ है, तो अपनी घड़ी की गति वहाँ हैं सुधार होगा.

 

[arunragavan]

खैर ..एक अन्य तरीका है एक सुपर अदिश संरचना .. गोद हैक्यों dunt यू के लिए विलंब और प्रक्रिया एक pipelined वास्तुकला .. जोड़ने की कोशिशसमानांतर processin भी मदद करता है ..ठीक है .. thatsअगर u DFFs या टोकन रिंग फीफो आधारित है भी मदद मिलेगी ..के साथ संबंध है,

 

[बिजली twq]

तुम altera उपकरण के लिए अपनी डिवाइस बदलने के लिए एक कोशिश कर सकते हैं.

altera है युक्ति अनुमार्गण वैश्विक, xilinx है युक्ति अनुमार्गण है स्थानीय,

यह हो सकता है कि पूर्व बाद से बेहतर है.

kelvin_sg ने लिखा है:

मैं एक 500K फाटक, 40MHz डिजाइन किया है.
मैं जब पहली बार लागू किया है कि

के लिए xc2v6000, पी एण्ड 2ns मार्जिन के साथ सफल आर.
अब मैं करने का निर्णय लिया

एक समानांतर डाला - DCM का उपयोग करने घड़ी बढ़ाने के धारावाहिक कनवर्टर,

मूल 40MHz घड़ी के साथ सिंक्रनाइज़ 80MHz करने के लिए.
पी एस में तर्क

बहुत आसान है, तथापि, के बाद मैं पी एंड आर गई, 40MHz के लिए समय उल्लंघन

हो और रास्ता अधिकतम 45ns को गरजे, लेकिन समय 80MHz के लिए 10.5ns है.मैंने सोचा कि इसे पी एस और निर्गम मार्ग के कारण था, तो मैं एक अंगूठी जोड़ा

8 रजिस्टरों के धारावाहिक उत्पादन करने के लिए नीचे तोड़ने के लिए निर्गम मार्ग

और 40MHz डिजाइन पर उसके प्रभाव को कम से कम (जिसका समय बहुत तंग) था.

अब मैं 80MHz घड़ी पर एक 10.2ns हासिल की और 37ns 40MHz घड़ी पर.
दूर

से अपने लक्ष्य.
उपकरण के उपयोग के इस समय में प्रचुर मात्रा में था.मैं सही काम कर रहा हूं?
क्या चाल सलाह तुम कर सकते हो?धन्यवाद