जल्दी आवृति विभाजन समस्या

[david90]

मैं कैसे एक 25MHz घड़ी संकेत से एक 2.5mhz घड़ी संकेत मिलता है? मेरे चर क्या होगा "काउंटर" क्रम में से जीई 2.5mhz तक हो सकता है? 10? मॉड्यूल clkdiv (clk gclk_1hz) के; इनपुट clk; उत्पादन gclk_1hz, reg gclk_1hz, पैरामीटर n = 25, / / ​​= log2 (2 / भाजक) reg [15:00] काउंटर, प्रारंभिक काउंटर = 0; प्रारंभिक gclk_1hz = 0; अगर (काउंटर 62,500 ==) शुरू gclk_1hz = ~ gclk_1hz, काउंटर = 0; अंत अंत endmodule हमेशा @ (posedge clk) काउंटर = 1 काउंटर शुरू

 

[echo47]

ऊह, कि डरावना है. एक दर्ज अनुभाग के अंदर कभी नहीं "=" अवरुद्ध कार्य का उपयोग करें. इसके अलावा, "कोड" बटन का उपयोग करें ताकि हम आपके indenting देख सकते हैं. [कोड] मॉड्यूल clkdiv (clk gclk_1hz); इनपुट clk; reg [2:00] काउंटर, उत्पादन reg gclk_1hz, प्रारंभिक काउंटर = 0; प्रारंभिक gclk_1hz = 0; हमेशा @ (posedge clk) शुरू अगर (काउंटर 4 ==) का मुकाबला शुरू

 

[david90]

तो चूना के लिए मेरे गणित था. 2.5mhz सही? यू "काउंटर की व्याख्या कर सकते हैं

 

[shmoib]

मुझे लगता है कि यह DLL या डीसीएम कोर का उपयोग करने के लिए बेहतर है अगर उर xilinix चिप का उपयोग

 

[echo47]

यदि आप चरण संरेखण की जरूरत नहीं है, एक काउंटर DCM से बेहतर है. एक काउंटर घबराना जोड़ नहीं है. का मुकाबला

 

[power-twq]

निम्नलिखित कोड अपने आशय का एहसास हो सकता है: मॉड्यूल clkdiv (clk_in, rst_n, clk_out), इनपुट clk_in, इनपुट rst_n, उत्पादन clk_out, reg [3:00] काउंटर हमेशा @ (posedge clk_in या negedge rst_n) अगर काउंटर (~ rst_n)