जाँच - कोई घड़ी रजिस्टर के साथ डिजाइन का विश्लेषण

A

ajaygudi

Guest
हाय, मैं स्कैन मोड आपरेशन के लिए समय विश्लेषण कर रहा हूँ. मैं सभी प्रारंभिक चीजों के साथ किया है और मैं रिपोर्ट उत्पन्न भी. मेरे डिजाइन में मैं कुछ रजिस्टरों को दर्ज कर रहे हैं जो नहीं है. मुझे पता है कि कैसे कोई घड़ी रजिस्टर के साथ डिजाइन का विश्लेषण करने के लिए. धन्यवाद अजय
 
तुम क्या नहीं घड़ियों मतलब है? एसआर latches का? एफएफ या latches का जो घड़ी पिन पर एक अलग संकेत का उपयोग करें? सामान्य रजिस्टर घड़ी (बिन्दु शुरू) से अगले एक ही घड़ी रजिस्टर पर कब्जा दर्ज यदि आप कुछ asynch रजिस्टर करने के लिए जाँच की जाँच में. सामान जहां पर कब्जा फ्लॉप और फ्लॉप लांच की धार मनमाने ढंग से कर रहे हैं (या मनमाने ढंग से किया जा सकता है) STA कोई अर्थ नहीं है.
 
हाय, यू है पूर्वोत्तर उत्पन्न / उर डिजाइन में विभाजित घड़ियों? तो अगर u उत्पन्न घड़ियों के रूप में उन्हें घोषित क्योंकि, अगर u havnt उन्हें delcared, तो उन रजिस्टरों जा घड़ियों नहीं मिल रहा है wil जबकि उर जाँच और दूसरा senario कर रहे हो जब u उर डिजाइन में कई घड़ियों है, यकीन है कि tht यू उपयोग करना अन्य घड़ियों के लिए create_clock के रूप में अच्छी तरह से ... और रिपोर्ट उत्पन्न seperatly (async घड़ियों की बैठाना) kno lemme अगर और अधिक मदद की जरूरत! लक्ष्मण
 
यह भी यकीन है कि झूठी पथ करने के लिए!
 
हाय लक्ष्मण, मेरे डिजाइन घड़ी विभक्त हैं. घड़ी मैं स्कैन मोड के लिए विश्लेषण कर रहा हूँ, मैं सिर्फ cristal के पोर्ट की तरह जानना चाहता हूँ पैदा होगा और उस घड़ी PLL ब्लॉक जो घड़ी विभाजित करने के लिए जाना जाएगा. लेकिन चूंकि मेरे डिजाइन स्कैन मोड में है मैं खिचड़ी भाषा PLL ब्लॉक घड़ी पर विचार करें. तो फिर कैसे बाहर घड़ी defination बिंदु को खोजने के लिए
 
कर रहे हैं PLL के SCANMODE में आप दरकिनार नहीं? आप कहाँ से बदलाव के लिए घड़ी मिल जाएगा?
 

Welcome to EDABoard.com

Sponsor

Back
Top