डिजाइन नियम FPGA में देखो क्या है?

[master.ro]

नमस्ते दोस्तों!
तुम FPGA में मेरे डिजाइन नियम की जाँच में मदद कर सकता हूँ?
यह कैसे बना है
इस (यदि मैं एक सॉफ्टवेयर की आवश्यकता के लिए nedd सॉफ्टवेयर क्या है?)
धन्यवाद!

 

[echo47]

मैं Xilinx ise मैनुअल से इन शब्दों की नकल: "एक डिजाइन नियम चेक (DRC) परीक्षणों की श्रृंखला है डिजाइन में तार्किक और शारीरिक त्रुटियों को खोजने के लिए."

DRC सॉफ्टवेयर उपयोगिता आम तौर पर अपने FPGA develoment उपकरण के साथ शामिल है.DRC आम तौर पर जगह के बाद रन मार्ग और.यह संदिग्ध रेखांकित कनेक्शन है, और तुम ने चेतावनी दी.

 

[master.ro]

धन्यवाद!
पोस्ट प्लेस और रूट सिमुलेशन डिजाइन नियम की जाँच का एक हिस्सा है?

 

[Iouri]

इस मामले में डिजाइन constrains DRC अर्थात् का हिस्सा हैं अगर डिजाइन विवश नहीं मिलने से यह त्रुटि है सकते हैं.
जब तक आप कोडन शैलियों, मतलब कुछ कंपनियों की तरह है.hom प्रति पंक्ति कई प्रतीक टैब और आदि में कितने रिक्त स्थान.

 

[echo47]

मैं पोस्ट पर विचार नहीं कर मार्ग सिमुलेशन को DRC का एक हिस्सा है.मेरे लिए वे दो अलग अलग चीजें है कि आपरेशन की जांच कर रहे हैं.दोनों वैकल्पिक हैं.

 

[master.ro]

धन्यवाद!
I'am अभी भी अधिक DRC के बारे में सलाह के लिए इंतज़ार कर रहे.

 

[echo47]

शायद किसी ने तुम्हें और सलाह दे अगर आप हमें जो उपकरण और आप उपयोग कर रहे हैं तुम क्यों DRC के बारे में चिंतित हैं बता सकते हैं.
मैं Xilinx ise, और मैं शायद ही कभी DRC के बारे में लगता है कि जब तक यह मुझे चेतावनी / त्रुटि संदेश देता है का उपयोग करें.

 

[master.ro]

Helle गूँज!
मैं Xilinx और Modelsim का उपयोग करें.
मैं सिर्फ DRC के बारे में और बातें जानना चाहता हूँ क्योंकि मैं नौकरियों के लिए बहुत कुछ देखना है जहां वे कर्मचारी पूछने के लिए DRC पता है.
धन्यवाद!

 

[echo47]

मुझे यकीन नहीं कर रहा हूँ क्यों एक नियोक्ता FPGA डिजाइन के लिए DRC उल्लेख परेशान है.यकीन है, यह एक महत्वपूर्ण कदम है, लेकिन सॉफ्टवेयर है काम की सबसे.मैं बस DRC रिपोर्ट व्याख्या करते हैं, और यदि वह कहते हैं, कुछ बुरा है, मैं जाकर अपने डिजाइन तय कर लो.बेशक, यह एक समस्या अगर एक संभावित कर्मचारी नहीं जा सकता है कि!

यह और अधिक कुशलता ले करता है एक पूरी तरह से बाद में ModelSim मार्ग सिमुलेशन चलाते हैं.शायद कुछ नियोक्ताओं विचार है कि DRC का हिस्सा बनने के लिए.

 

[meetudai]

नमस्ते

आम तौर पर आप किसी भी अभ्यस्त DRC त्रुटि मिलती है तुम XilinX ise जब प्रयोग भी विकल्प उपलब्ध है.सामान्य तौर पर अगर आप DRC के बारे में पता है तो यह जवाब क्या आप मदद कर सकते हैं चाहता हूँ.जब हम सेमीफाइनल के लिए जाना कस्टम और पूर्ण कस्टम डिजाइन, हम अलग लेआउट संपादक का उपयोग कर परतें आकर्षित.प्रत्येक उपकरण MOSIS जैसे कुछ मानक का प्रयोग करेंगे.इन मानकों को एक विशेष परत जो लैम्ब्डा या माइक्रोन मानकों के माध्यम से या तो चाहिए निर्दिष्ट कर सकते हैं के लिए एक न्यूनतम चौड़ाई की आवश्यकता है.इसी तरह न्यूनतम दूरी भी एक बाधा betwee दो ही परत या दो अलग अलग परतों के बीच है.लेआउट डिजाइन हम इस बात की पुष्टि है कि हम न किसी डिजाइन मानक द्वारा निर्दिष्ट किसी भी तरह के निर्माण दोष से बचने के नियम का उल्लंघन की जरूरत को पूरा करने के बाद कम या परतें और उसी के बीच परत में खुला.आम तौर पर हम DRC चेकर्स का उपयोग इस करते हैं.ऐसा ही एक उपकरण के ताल से ड्रेकुला है.DRC की जांच के बाद अगर हम किसी भी त्रुटि हम इसे आगे बढ़ने के लिए सही डिजाइन के साथ अंत से पहले सही आवश्यकता हो.DRC ASIC वापस अंत डिजाइन और सत्यापन प्रक्रिया का एक हिस्सा है.

शुभकामनाएँ

udaikumar

 

[सलमा bakr अली]

DRC ASIC डिजाइन में मुख्य रूप से स्पष्ट है कि अपने लेआउट प्रौद्योगिकी और आप उपयोग कर रहे हैं फाउंड्री द्वारा निर्दिष्ट नियमों के अनुसार है यह सुनिश्चित कर लें

 

[master.ro]

बहुत बहुत धन्यवाद!

 

[bbgil]

अभी इस विषय में जोड़ने के लिए:
डिजाइन नियम चेक निम्नलिखित के लिए उपयोग किया जाता है:
* सर्किट डिजाइनर और प्रक्रिया इंजीनियर के बीच इंटरफेस
प्रक्रिया मुखौटे के निर्माण के लिए * दिशानिर्देश
यूनिट आयाम: न्यूनतम पंक्ति चौड़ाई
- स्केलेबल डिजाइन नियम: लैम्ब्डापैरामीटर
- निरपेक्ष आयाम: माइक्रोन नियम
* सुनिश्चित करने के लिए कि डिजाइन भी काम करता है जब छोटे फैब त्रुटियों (कुछ सहिष्णुता के भीतर) होने का निर्माण नियम
एक पूरा DRC सेट शामिल *
1.परतों का सेट
2.अंदरूनी परत: एक ही परत में वस्तुओं के बीच संबंध
3.अंतर परत: अलग अलग परतों पर वस्तुओं के बीच संबंध