डिजाइन में मिश्रित संकेत> समस्याओं का

[शस्त्रागार]

नमस्ते,
जब मैं छोटा शाखा में मिश्रित संकेत अनुकरण करते हैं, कुछ समस्या हुई.
मुझे कुछ डिजिटल. v-एक्सएल 05.40.003-S verilog उपयोग फ़ाइलों संकलित है, और इसे त्रुटियों के बिना समाप्त हो गया.
बहरहाल, जब मैं व्यवहार की दृष्टि से एक ब्लॉक का निर्माण config और उसी verilog कोड के साथ प्रयोग की जाने वाली, एचडीएल Parser ऐसे कोड में कुछ त्रुटि के रूप में तार "पर हस्ताक्षर किए" देते हैं, "20'sh00004" और "हमेशा(*)" ,

तो किसी ने मुझे बता सकते हैं कि क्या करना है?
धन्यवाद

 

[sunking]

एचडीएल Parser के बारे में परिणाम ahdl के लिए है (verilog या एक).
खुली किताब की जांच, यह तुम मिश्रित संकेत सिमुलेशन के बारे में विस्तार से दे.

 

[शस्त्रागार]

हाय sunking,
आप मतलब candence verilog एक एचडीएल Parser को डिजिटल verilog कोड संकलन का उपयोग करें?
लेकिन मेरे दूसरे verilog फ़ाइलों के कुछ संकलन बीत चुके हैं और प्रतीकों को भी उत्पन्न किया गया है और अब यह वाक्यविन्यास त्रुटि के ही कुछ समस्या है.
यह एचडीएल Parser लगता है संकलक verilog और एक मैं टर्मिनल में उपयोग संकलन verilog के रूप में ही नहीं की एक और संस्करण का उपयोग करता है.