डिजाइन FPGA ताकत और गति पर?

[lmtg]

एक है एक डिज़ाइन की शक्ति है कि vhdl द्वारा लिखित और fpga पर डाउनलोड किया था कैसे कम कर सकते हैं?

क्या डिजाइन के बीच एक रिश्ता areaand बिजली खपत?

किसी भी अच्छा sitesyou मुझे संदर्भ सकता है?

धन्यवाद

 

[farhada]

वहाँ बहुत सी बातें तुम अपनी शक्ति को कम कर सकते हैं, लेकिन इन सभी में डिजाइन किया जाना चाहिए और यह नहीं के बाद चिप में भरी हुई है.

एक अपनी घड़ी, घड़ी का उपयोग करें gating और dissable जब डिजाइन के कुछ हिस्सों की जरूरत नहीं हैं घड़ी कम है.

दूसरे के लिए सुनिश्चित करें कि सभी अपने IOs dissabled या अधिक हैं कर रहा है जब यह आवश्यक को सक्रिय रूप से उन संकेतों ड्राइव नहीं है Z.

बस कुछ ही नाम के लिए मदद, यह मदद करता है.

सादर,
Farhad /