S
shady205
Guest
हैलो .. मित्रों! मैं कुछ डैक के बारे में संदेह है. मैं एक समानांतर 8 बिट इनपुट डैक डिजाइन की जरूरत है. मैं विनिर्देशन में दिया गया है अद्यतन के रूप में 10 हर्ट्ज ~ 1 हर्ट्ज, CLK इनपुट संकेत 0.1MHz है, और 0.1MHz डैक का नियंत्रण तर्क CLK आवृत्ति के रूप में. चक्र कैसे यह संकेत सिग्नल नमूनाकरण से अलग है. किसी को भी मुझे बता सकते हैं कैसे वे अगर संबंधित नहीं हैं हैं ... मुझे बताओ कि यह कैसे लीग DNL पावर जैसे अन्य मानकों से संबंधित कोई पैरामीटर ..... .. Shady205 एडवांस में धन्यवाद