प्रतिबाधा गणना करने के लिए पीसीबी stackup और मापदंडों के बारे में प्रश्न

Z

zuzu

Guest
नमस्ते दोस्तों, मैं वर्षों से एक बहुत PCBs के लिए डिज़ाइन किया है, कुछ सरल बहुपरत (4-6 परतों) सहित, लेकिन का सामना करना पड़ा समस्याओं stacking के कपड़े (निर्माता हैंडल चलो) में गहरी खुदाई कभी नहीं. लेकिन अब हम कुछ अन्तर के साथ एक पीसीबी बनाने के लिए है. संवेदनशील 100 @ निशान ... 200Mbps, तो हम को शामिल impedances की गणना करने की जरूरत है. मैं कृपया जवाब के लिए सवालों के सारांशित हूँ: 1. हम 8 परतों, शायद अधिक की जरूरत है के बाद से एक GND है, और PWR में कम से कम अन्य 2 (मैं और अधिक GNDs crosstalk कारणों के लिए किसी भी तरह लगता है). निर्माता के परिप्रेक्ष्य से परतों के एक जादुई संख्या, प्रौद्योगिकी है? अर्थात्. अजीब, भी, या हम सिर्फ 8-10 परतों अप ले सकते हैं? कोई प्रकार (प्रस्तुत करने / कोर) सहित एक stackup उदाहरण एन्यूमरेट? 2. हम OrCAD का उपयोग करें. मैंने देखा 2 प्रौद्योगिकियों का प्रस्ताव: कोर और builtup. जो सबसे आम है? कुछ सलाह कृपया. 3. Impedances गणना के लिए, मैं inners और एर की मोटाई पता करने की जरूरत है. मैं मोटाई के लिए पढ़ने के 1oz सामान्य मूल्य है, लेकिन सिर्फ यकीन है कि बनाने के लिए भी मोटी (1.4 लाख) है? नहीं है! मैं कई अनुप्रयोग में देखा. नोट एर के लिए एक आम मूल्य 4.2 (FR4) है, यह सही है? (Ie. यह 1-200MHz के लिए सही मूल्य है?). अग्रिम में बहुत धन्यवाद. सराहना करते हैं.
 
Zuzu पहली बात आप क्या करने की जरूरत है निर्धारित करने के लिए आप कैसे कई संकेत परतों की जरूरत है. फिर पता लगाने के कितने परतों / पावर ग्राउंड आप अपने बिजली वितरण और प्रतिबाधा परतों के लिए की जरूरत है. यह भी पता लगाना क्या कोर और prepeg thicknesses आपके पीसीबी fabricator स्टॉक में है. (गैर - स्टॉक सामग्री का उपयोग मूल्य और प्रसव के समय में वृद्धि होगी) यह भी पता लगाने के अंतिम पीसीबी thicknes क्या किया जाना चाहिए. जब आप परतों की संख्या है तुम stackup परिभाषित कर सकते हैं. यकीन है कि ढेर के BTM आधा अपने stackup के शीर्ष छमाही का एक दर्पण है. अब आप कोर / prepeg thicknesses और impedances आप की आवश्यकता की गणना है. का पालन करने का सबसे आसान तरीका करने के लिए अपने पीसीबी निर्माता पूछने के लिए आप के लिए गणना कर. वे सब जानकारी वे आप के लिए प्रतिबाधा गणना करने की ज़रूरत है. मुश्किल तरीके से इसे यह अपने आप करना है, लेकिन आप ध्रुवीय si9000 की तरह सॉफ्टवेयर की जरूरत है और आप सामग्री गुण पता है की जरूरत है. सबसे सॉफ्टवेयर / पीसीबी एसआई भी इन गणना करने के लिए सॉफ्टवेयर है.
 
मैं आम तौर पर पीसीबी stackup नहीं डिजाइन करते हैं - पीसीबी निर्माता इसे बनाने के लिए समस्याओं का हो सकता है. यह है मैं कैसे काम जब मैं प्रोसेसर बोर्ड डिजाइन करते हैं. मैं सिग्नल GND / / सिग्नल सिग्नल / / GND / बिजली / / बिजली / GND GND / सिग्नल / सिग्नल की तरह परतों के साथ शुरू / सिग्नल मैं सब कुछ के लिए 0.1mm/0.1mm ट्रैक (न्यूनतम ट्रैक / न्यूनतम अंतराल) ज्यामिति का उपयोग करें (शक्तियों को छोड़कर) और 0.45mm/0.2mm के माध्यम से न्यूनतम (पैड के माध्यम से / ड्रिल के माध्यम से). मैं लेआउट करते हैं और कोशिश के रूप में कुछ परतों का उपयोग के रूप में मैं कर सकता हूँ. उदाहरण के लिए मेरी अंतिम पीसीबी की तरह लग रहे हो सकता है: सिग्नल / / GND सिग्नल / PWR / GND / सिग्नल / GND / सिग्नल मैं सभी पिन कनेक्ट. एक बार मुझे यकीन है कि मैं पर्याप्त परतों है, मैं हमारे पीसीबी निर्माता अनुरोध भेजने हूँ. मैं सिग्नल / संदर्भ विमान की स्थिति, आवश्यक impedances की सूची, न्यूनतम ट्रैक / अंतराल के साथ / आवश्यकताओं के माध्यम से परतों की संख्या प्रदान करते हैं और उन्हें ट्रैक ज्यामिति और पूरा stackup के लिए पूछना. मैं आपके सवालों के सीधे जवाब नहीं था, लेकिन मुझे आशा है कि मेरे जवाब में मदद करता है. [बी] सम्पािदत 15 अगस्त 2011 [/B]: मैं एक पोस्ट है जो रुचि हो सकती है लिखा है आप [url = http://www.fedevel.com/welldoneblog/2011/08/how-to-design-pcb- stackup /] कैसे डिजाइन करने के लिए पीसीबी stackup (FEDEVEL) url [/]
 
यहाँ 8 परत स्टैक अप के लिए एक कड़ी है. [Url = http://www.hottconsultants.com/techtips/pcb-stack-up-4.html] ढेर अप पीसीबी - भाग 4 url ​​[/] मददगार हो सकती है
 

Welcome to EDABoard.com

Sponsor

Back
Top