प्रयोगात्मक अनुकरण से मेल नहीं खाती है!

H

hamedr

Guest
हैलो सभी मैं एक MOSFET पर विभिन्न परीक्षणों प्रदर्शन कर रहा हूँ मोड़ पर नुकसान की गणना करने के लिए. दुर्भाग्य से प्रयोगों से परिणाम अनुकार परिणाम मेल नहीं खाते. समस्या बुलावे के स्रोत वोल्टेज वृद्धि समय और नाली वर्तमान वृद्धि के समय जो 10 बार अनुकार परिणाम और डेटा पत्रक की जानकारी से अधिक की तरह है के साथ है! क्या तुम जानते हैं कि क्या इस तरह के एक अंतर के लिए कारण हो सकता है? (MOSFET हिरन कनवर्टर सर्किट में परीक्षण किया जाता है.) धन्यवाद हामेद
 
प्रिय हामेद हाय क्या सूत्र आप अपव्यय गणना करने के लिए प्रयोग किया जाता है? मुझे लगता है कि आपके सूत्र उचित नहीं है. उत्तम सुनार इच्छाओं
 
[बोली = सुनार, 1075669] प्रिय हामेद हाय सूत्र क्या आप अपव्यय की गणना के लिए इस्तेमाल किया? मुझे लगता है कि आपके सूत्र उचित नहीं है. शुभकामनाएं सुनार [/QUOTE] समस्या सूत्र नहीं है, प्रयोगशाला के परिणाम है. मैं मापने devises के बदल दिया है लेकिन अभी भी यह अनुकरण या डेटा पत्रक की जानकारी से मेल नहीं खाता है.
 
आप मुझे प्रयोगात्मक और सिमुलेशन के परिणाम दिखा सकते हैं, कृपया?
 
[संलग्न = कॉन्फ़िग] [73,935 / संलग्न] आप वोल्टेज बुलावे के स्रोत और नाली वर्तमान है जो वास्तव में उच्च है के बीच देरी देख सकते हैं इस आंकड़े में!
 
फिर से नमस्ते जैसा कि आप से कहा कि आप एक हिरन कनवर्टर डिजाइन कर रहे हैं. और मुझे नहीं लगता कि लहर फार्म है कि आप मुझे पता चला है, जी एस के लिए उचित है. कैसे आप अपने सर्किट का निर्माण? वर्तमान फाटक के माध्यम से पर्याप्त नहीं है. एक मानक नाव चालक का उपयोग करने के लिए कोशिश [रंग = "रजत"] [आकार = 1] ---------- पोस्ट 19:37 पर जोड़ा ---------- पिछले पोस्ट पर था 19:37 ---------- आकार [/] [/ रंग] कि जी एस वोल्टेज के बजाय अपने mosfet रेखीय क्षेत्र में है और यह अपव्यय के उच्च मूल्य का मतलब है.
 
नमस्ते, गेट धीरे उगता है, लेकिन मेरी चिंता आईडी शिखर में है. Waveforms के लिए देख रहे हैं, आप सतत मोड में हिरन कनवर्टर का उपयोग कर रहे हैं. आईडी में चोटी (है कि नुकसान के लिए योगदान देगा) डायोड के रिवर्स वसूली व्यवहार का कारण हो सकता है. क्या आप पकड़ / freewheel डायोड के लिए एक Shottky डायोड का उपयोग करें?
 
पहले मैं एक shotkey डायोड डाल mosfet शरीर डायोड और freewheeling डायोड के रूप में एक डायोड रद्द. लेकिन मैं mosfet अकेले परीक्षण करने का फैसला किया है. तो यह केवल mosfet है कि परीक्षण किया गया है.
 
[= कॉन्फ़िग संलग्न] 73,952 [/ संलग्न] इस परीक्षण सर्किट है
 
आरजी का मूल्य कितना है? आप इसे कम करना चाहिए, और कितना आपके PWM आवृत्ति है? करने के लिए पर्याप्त जी एस ड्राइव के लिए मौजूदा प्रदान करने की कोशिश. और एक और बात कितना आपके mosfet की CISS है?
 
आरजी 5.6 ohms है आवृत्ति स्विचन 4 kHz के CISS 2000 पीएफ है
 
आप एक Schottky सही करनेवाला के लिए कम mosfet बदल सकते हैं? यह बहुत संभावना वर्तमान शिखर (आईडी शिखर) कम हो जाएगा. Mosfet स्विचन (VDS अब परिवर्तन नहीं करता है), वीजीएस उगता है, ऐसा लगता है पर बाद ताऊ = कि हमें 1.5. जब 5.6 ओम आरजी का उपयोग कर, यह एक कुल समाई (तटरक्षक पोत + सीजीडी) = 250nF, मैं शायद ही कल्पना कर सकते हैं पर नतीजा होगा. आपके सर्किट में कुछ अजीब है.
 
समस्या वर्तमान कील नहीं है, मुख्य समस्या V_GS की देरी है!
 
[बोली = hamedr, 1076510] समस्या वर्तमान कील, मुख्य समस्या V_GS की देरी नहीं है [/ उद्धरण] आप बारी करने पर इशारा कर रहे हैं हानि भी (अपने 1 पोस्टिंग) और फिर कि मौजूदा शिखर मामलों अगर ऐसा होता है असली दुनिया में. Datasheets में, वीजीएस शून्य से शुरू होता है, 7V नहीं, तो आप उनकी तुलना नहीं कर सकते. इस के अलावा DV / dt (वीजीएस) के बहुत कम है. शायद वहाँ मॉडल (हाँ ऐसा होता है) के साथ कुछ गड़बड़ है. यह भी देखें मेरी पिछली पोस्टिंग. वीजीएस स्रोत ही (आरजी के बाएं) की तरंग क्या है?
 
पोस्ट 5 नंबर में मैजंटा आंकड़ा V_GG के है
 
है क्या Vgg रहा है, मैं यह सर्किट में नहीं ढूँढ सकते हैं? आप वीजीएस क्यों गाड़ी चला रहे हैं नीचे करने के लिए 7V?
 
आप अपने परीक्षण सर्किट के योजनाबद्ध अपने लहर रूपों के साथ मेल नहीं खाता है. ऐसा लगता है कि आप कम FET के ऊपरी नहीं एक परीक्षण कर रहे हैं. तो क्या कम FET के पलायन से जुड़ा है? क्या आप स्रोत या नाली पक्ष पर FET के वर्तमान को मापने?
 
वहाँ कम FET से जुड़े कुछ नहीं. वहाँ एक Rogowski कुंडल के स्रोत से जुड़ा है FET और तीन गेट वोल्टेज की जांच करने के लिए एक पैर पीएफ से जुड़े हैं वोल्टेज माप के लिए FET
 
मुझे लगता है कि यह प्रारंभ करनेवाला संतृप्ति की वजह से है. एक सन्निकटन वी = एल डि * / dt + I * सूचना / डेली dt कि VG पारगमन के दौरान चला जाता है .... शायद ... गेट और नकारात्मक ढलान डीएल / बढ़ जाती है के रूप में मैं dt से वोल्टेज ड्रॉप करने के लिए परिलक्षित वृद्धि लोड के कारण. परिकल्पना टेस्ट. वर्तमान और वोल्टेज L1 के उपाय. और diff के साथ L1 के उपाय में उचित अलग धकेलना रोकनेवाला डालें. जांच या कैलिब्रेटेड उपयोग हॉल प्रभाव वर्तमान जांच. अगर सही है. संतृप्ति से पहले बड़ा वर्तमान रेटिंग के साथ प्रारंभ करनेवाला प्राप्त करते हैं. (हवा दरारयुक्त लेकिन उच्च पारगम्यता)
 
Hamedr. हम मोड अनुमान लगाने में शायद रहे हैं. सर्किट आरेख है आप का पता चला, सभी अस्थायी उपकरणों से पता चलता है. जुड़े उपकरणों के साथ वास्तविक सर्किट अलग रूप में कई वोल्टेज / वर्तमान मापा जा आम मोड वोल्टेज व्यवहार कर सकते हैं. गेट ड्राइविंग स्रोत के लिए भी मान्य है, यह आम मोड वोल्टेज अनुभव. समय डोमेन ग्राफ वास्तव में दिखाने के लिए क्या हो रहा है, या वहाँ कुछ मापने त्रुटि है? आप एक अधिक पूरा सर्किट पोस्ट करने के लिए भ्रम से बचने के सकता है. पीएनजी JPG के बजाय का उपयोग करें. PNG बहुत छोटे आकार धर्मान्तरित और है हानिपूर्ण नहीं है, इतना छोटा पाठ के रूप में अपने मूल रूप में तेजी बनी हुई है.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top