मदद नहीं netlist मैच के साथ LVS त्रुटि खोजने

I

Irfansw07

Guest
मैं निम्नलिखित लेआउट
कर रहा हूँ
clk (पिन )----- (इनपुट पिन) पलटनेवाला (आउटपुट पिन) ---- इनपुट पिन) पलटनेवाला (आउटपुट पिन) ----- इनपुट पिन) पलटनेवाला (आउटपुट पिन) ------ इनपुट पिन) पलटनेवाला (आउटपुट पिन)

पलटनेवाला श्रृंखला
में अलग अलग नाम इनपुट और आउटपुट पिन नाम के साथ कर रहे हैं और वहाँ clk पिन और 1. पलटनेवाला इनपुट पिन ..... के साथ ही तार है

की तुलना में यह है कि netlist दिखाता है जब मैं LVS है .... से मेल नहीं है

कर सकते हैं किसी को क्यों त्रुटि है, और
मुझे .... करना wat सुझाव कृपया मुझे बताओ

अग्रिम धन्यवाद

 
आप अधिक जानकारी शायद lvs त्रुटि
आदि .. के एक स्क्रीनशॉट ताकि लोग यहाँ सही दिशा करने के लिए तुम बात कर सकते हैं ... आपके प्रश्न के संबंध में डाल कृपया सकता है.

चीयर्स

 
मैं जिसमें 1. पलटनेवाला clk साथ और खिलाया जाता है की तुलना में अगले पलटनेवाला इनपुट करने के लिए पलटनेवाला उत्पादन प्रकार है और शेष पलटनेवाला ...... के लिए चला जाता है 4 पलटनेवाला की श्रृंखला चल रहा है

जब मैं clk पिन और 1. पलटनेवाला इनपुट पिन से अधिक लेआउट कर रही हूँ उसी तार पर है ....
वही उसी के रूप में होने INvereter शेष के लिए चला जाता है उसी तार पर इनपुट और आउटपुट पिन ... मैं
इस तरह से जोड़ने हूँ योजनाबद्ध आरेख ......
के अनुसारमुझे लगता है मैं amde
U undersatnd आशा है कि ...

मैं भी LVS त्रुटि स्क्रीन ..... संलग्न कर रहा हूँ
अगर अब भी जानकारी मैं ...... इसे प्रदान कर सकती आवश्यक
क्षमा करें, लेकिन आप में इस लगाव को देखने के लिए प्रवेश की आवश्यकता

 
हाय Irfansw07,

मैं अपने लेआउट कनेक्शन समझ है.

सत्यापन किस तरह
के उपकरण का उपयोग करके आप? (क्षमता या Assura) हैं.

आप प्रत्येक पिन clk (पिन) उदाहरण के लिए सही पिन परत डाल दिया?इस LVS अपने लेआउट में अपने सभी पिन मान्यता है?

फिर भी संयुक्त राष्ट्र-स्पष्ट पुनः अपने LVS परिणाम ... कृपया और अधिक जानकारी प्रदान
यह ठीक हो जाएगा.

चीयर्स!

 
HI

मैं 3.1.4 के assura और प्रौद्योगिकी का उपयोग कर रहा हूँ
3,70 .... के प्रभावित किट versio

मुझे लगता है कि सभी पिन isdentification ठीक है लेकिन मुझे लगता है कि wat लगता है कि इस समस्या यह है कि एक ही रास्ते में 2 अलग पिन उपलब्ध ..... मैं clk पिन और इनपुट पिन की है इनपुट पथ में 1. पलटनेवाला मामले में उदाहरण के लिए है पलटनेवाला .... तो मैं इसे की वजह से वहाँ
त्रुटि है
.... वही अन्य कनेक्शन के लिए भी जाता है .... हो सकता है लगता है

Wat होने की तुलना में वहाँ DRC त्रुटि है और की तुलना में कोई DRC त्रुटि है लेकिन वहाँ LVS त्रुटि है जब
मैं सभी पलटनेवाला का पिन नाम बाहर ले कि जब
मैं सभी inveretr की सुई लगाई जाती है ...

मैं हूँ संलग्न की है जिसके लिए मैं लेआउट कर रहा हूँ पूरे ब्लॉक के योजनाबद्ध ...
मुझे लगता है कि u से कुछ अंदाजा हो जाएगा आशा है कि ...

अग्रिम में एक बार फिर धन्यवाद
क्षमा करें, लेकिन आप में इस लगाव को देखने के लिए प्रवेश की आवश्यकता

 
मैं Irfansw07,

वह अपने LVS समस्या का कारण
हो सकता है.

तुम्हें पता है कि वहाँ अपने लेआउट में अपनी योजना में कोई परस्पर विरोधी नेट और भी
है सुनिश्चित करने के लिए किया है.

इस योजना के clk और in1 पिन से, तुम्हें यकीन है कि
अगर आप 1 पिन (clk) या (in1) पिन के रूप में चुनते हैं कि वहाँ केवल 1 पिन उदा है बनाने के लिए किया है.वही दूसरी शुद्ध नाम out1 और in2 के साथ के माध्यम से होता है.

तुम hierarchic मोड में पलटनेवाला के लिए काम कर रहे हैं?

कृपया संलग्न देखें.

चीयर्स
क्षमा करें, लेकिन आप में इस लगाव को देखने के लिए प्रवेश की आवश्यकता

 
इसे करने के लिए धन्यवाद ...
हाँ यह .... बाहर काम करने के लिए हो

लेकिन
यू मुझे जो मिला अन्य नए त्रुटि के बारे में कुछ और जानकारी दे सकते हैं ...
LVS त्रुटि में मैं नए त्रुटि तरह
मिला1) डिवाइस मैच को पार नहीं करता है
जैसे कि
यह कनेक्शन के कुछ संख्या है 2) योजनाबद्ध हिस्सा त्रुटि में दिखा रहा है, जबकि लेआउट कनेक्शन के कुछ संख्या में ....

मैं ..... चित्रा पूर्ण स्क्रीन त्रुटि संलग्न कर रहा हूँ

अग्रिम धन्यवाद
क्षमा करें, लेकिन आप में इस लगाव को देखने के लिए प्रवेश की आवश्यकता

 
आप और लेआउट netlist ने योजनाबद्ध netlist पोस्ट कर सकते हैं.मैं आपको और अधिक मदद कर सकते हैं कि रास्ते में.

चीयर्स

 

Welcome to EDABoard.com

Sponsor

Back
Top