मुझे इस समस्या पर मदद!

[eda_range]

यहाँ तस्वीर को देखो.एक गैर है इनपुट बंदरगाह उलट, बी इनपुट उलट है.सभी ट्रांजिस्टर PMOS और Idc हैं amp6 के लिए मौजूदा रुझान है.Theredically, एक B.but के साथ सिमुलेशन परिणाम बराबर चाहिए वोल्टेज पता चलता है कि अगर पी 3 पर है, VB जल्दी पहुंच लगभग नोड सी वोल्टेज VDD.And अंत में एक बहुत कम क्षमता में आती है.
कृपया बताओ कि क्या इस ckt के साथ गलत क्या है?

धन्यवाद!
क्षमा करें, लेकिन आप में प्रवेश करने की जरूरत है इस संलग्नक देखें

 

[eda_range]

किसी कृपया मुझे एक संकेत है, धन्यवाद दे कृपया.

 

[northeast1]

eda_range ने लिखा है:

यहाँ तस्वीर को देखो.
एक गैर है इनपुट बंदरगाह उलट, बी इनपुट उलट है.
सभी ट्रांजिस्टर PMOS और Idc हैं amp6 के लिए मौजूदा रुझान है.
Theredically, एक B.but के साथ सिमुलेशन परिणाम बराबर चाहिए वोल्टेज पता चलता है कि अगर पी 3 पर है, VB जल्दी पहुंच लगभग नोड सी वोल्टेज VDD.And अंत में एक बहुत कम क्षमता में आती है.

कृपया बताओ कि क्या इस ckt के साथ गलत क्या है?धन्यवाद!

 

[eda_range]

मैं बाद ही नतीजा है परिवर्तन एक और बी टर्मिनल ...

 

[rainman.cn]

तुम p1, 3,6 के गेट वोल्टेज, यह कैसे तय कर सकते हैं?

 

[eda_range]

आप अपने जवाब के लिए धन्यवाद.
एक इनपुट संकेत, गेट वोल्टेज ए द्वारा निर्धारित होना चाहिए और जब मैं पी 3 के माध्यम से वर्तमान, पी 4 चर जाएगा सोच बदल रही है, जबकि वीए है.
इसके अतिरिक्त, P2 के पलायन और P5 तैर रही है.

 

[rainman.cn]

तुम कोई ckt के स्थिर बिंदु स्थिर प्रयास ले, मुझे लगता है.आप एक वैध डीसी neg प्रतिक्रिया जोड़ना चाहिए.