L
lhlbluesky
Guest
मैं एक तह cascode पूरी तरह से अंतर opamp pipelined एडीसी (चरण प्रति 1.5 बिट) के लिए इस्तेमाल किया डिजाइन किया गया है, लेकिन वहाँ कुछ समस्याएं हैं: जब मैं यह आदर्श cmfb के साथ खुला लूप (vcvs स्रोत) में परीक्षण, GBW 103M है, डीसी लाभ 80 db-3dB बैंडविड्थ के बारे में 10kHz है, तथापि, जब मैं इसे सुप्रीम कोर्ट-cmfb के साथ बंद लूप में परीक्षण, वहाँ कुछ अजीब समस्याओं हैं: पहले, मेरे डिजाइन वस्तु [रंग = लाल] 15Ms / [/ रंग] है, लेकिन वास्तविक गति ही है 2ms / एस या तो, जो मैं नहीं, यह इतना रहता है, मुझे पता नहीं क्यों? दूसरा नमूना चरण में, मैं vout + और रीसेट करना चाहते हैं vout (0.9V) के लिए VCM phi1 चरण में एक CMOS स्विच के माध्यम से, तथापि, मूल्य हमेशा नीचे है 0.9V, पहली घड़ी चक्र में, यह 500mV के बारे में है, और यह धीरे - धीरे बढ़ जाती छह घड़ी चक्र तक, यह 890mV या तो पहुँचता है, उसके बाद, यह अपरिवर्तित बनी हुई है, मुझे पता नहीं क्यों, भी, इसके अलावा, जब मैं phi1 चरण में VCM Cs और Cf CMOS स्विच के माध्यम से कनेक्ट करने के लिए, मान है बिल्कुल 0.9V है, तो, मुझे लगता है कि CMOS स्विच ठीक है, लेकिन क्या गलत है? तीसरे, मैं कनेक्ट VIN करने के लिए 0.9V, विन + 0.3V से 1.5V करने के लिए, तो Vref = 0.6V, Vref + 0.6V = 1.2V.vref, यह सही है? और मैं क्या पता है उदाहरण के लिए vout + और vout? वांछित मूल्य क्या है, जब VIN = 1.4V, vout + और वांछित मूल्य क्या है vout? कृपया मेरी मदद करो, मैं वास्तव में उलझन में हूँ, सभी धन्यवाद.