J
jianhuachews
Guest
हाय दोस्तों .. किसी को भी मेरी मदद करने के लिए समस्या को देखो ..? Modelsim मुझे अपने परीक्षण बेंच पर इस त्रुटि दे दी है .. जबकि उम्मीद प्रकार ieee.NUMERIC_STD.UNSIGNED [बोली /]; सिग्नल "col_out" प्रकार ieee.std_logic_1164.STD_LOGIC_VECTOR है: सी: / प्रयोक्ता / चबाना / / डेस्कटॉप (20) columncounter tb.vhd # ** त्रुटि
मेरे प्रोग्राम कोड को संकलित किया जा सकता है ... मैं नहीं जानता कि क्या गलत है नहीं!!;:; std_logic में clk rst: std_logic_vector (3 0 downto) col_out std_logic में); [कोड] पुस्तकालय आईईईई, उपयोग IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL कार्यक्रम इकाई column_counter बंदरगाह अंत column_counter, वास्तुकला column_counter के व्यवहार संकेत अस्थायी है: std_logic_vector (3 0 downto); प्रक्रिया शुरू (clk) प्रारंभ करना अगर (rising_edge (clk)) तो अगर (rst = '1 ') तो अस्थायी '0' दूसरों को, => '1 '); किसी और अस्थायी (1)