E
EDA_hg81
Guest
यह संभव का उपयोग संयमी 3 sdi वीडियो डेटा प्राप्त है? डेटा भाप दर 1.485Gb / s किसी भी विचारों के लिए धन्यवाद है.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
C
cippalippa
Guest
हाय, संयमी 3 के साथ संभव है SD-sdi वीडियो डेटा (270 MB / s) प्राप्त; ही लगता है अगर तुम घबराना सही करना चाहता हूँ तुम एक बाहरी VCO डाल करने के लिए सबसे अच्छा घड़ी वसूली कर mus. 1485 में GB / s HD-SDI के लिए आप एक Virtex serie FPGA का उपयोग करें, क्योंकि आप ब्लॉक करने के लिए रॉकेट का उपयोग करने की आवश्यकता है चाहिए मैं / ओ Xilinx के स्रोत कोड के साथ प्रत्येक आवेदन मुक्त संदर्भ डिजाइन के लिए वेब साइट में है, मैं यह कोशिश की और पूरी तरह से काम, मैं HD-SDI के लिए लगता है कि आप के लिए सबसे अच्छा समाधान के लिए Xilinx VIODC विकास बोर्ड का उपयोग क्रम में विकसित करने के लिए है आवेदन. Daniele संबंध
E
EDA_hg81
Guest
कोई HDTV विकोडक चिप उपलब्ध है? चूंकि Virtex महंगा है.
C
cippalippa
Guest
हाय, अगर विकोडक के लिए आप एक (ओ serialize) आप एक Gennum चिप का उपयोग कर सकते हैं (उदाहरण के लिए चिप deserialize मतलब है: hxxp: / / www.gennum.com/video/products/gs1560a_gs1561.htm hxxp: / / www.gennum.com / video/products/gs1532.htm) या आ राष्ट्रीय अर्धचालक चिप (national.com), यदि आप इसे अनुरूप संकेत में बदलने की जरूरत है आप एक अनुरूप उपकरणों आईसी का उपयोग कर सकते हैं (आप कैसे xilinx viodc बोर्ड में क्या देख सकते हैं और इसे कॉपी कर सकते हैं ). हालांकि, अगर आप छोटे आकार रॉकेट के साथ Virtex 2 समर्थक का उपयोग करें मैं / हे यह कम खर्चीला Gennum या राष्ट्रीय अर्धचालक समर्पित चिप के लिए सम्मान है. सादर
E
EDA_hg81
Guest
आपको बहुत बहुत धन्यवाद! क्रिसमस की शुभकामनाएँ! एक और सवाल .. क्या आप जानते हैं DVI अंतरफलक के लिए EDID? मैं जैसे संकल्प मानक समय से ताल्लुक नहीं रखता विस्तारित निगरानी के लिए यादृच्छिक संकल्प कैसे महसूस कर सकते हैं.
C
cippalippa
Guest
नमस्कार, unforunatly मैं DVI अंतरफलक नहीं जानता तो मैं तुम मदद नहीं कर सकता. मैं देख रहा हूँ कि Xilinx VIODC बोर्ड में DVI संबंधक दो आईसी पर निकट हैं: एनालॉग ADV7123 उपकरणों (ट्रिपल डैक) और टेक्सास इंस्ट्रूमेंट्स TFP410PAP (DVI ट्रांसमीटर). मैं अगर यह आप में मदद करेगा पता नहीं है. अलविदा और मेरी क्रिसमस!
E
EDA_hg81
Guest
मैं एक पीसीबी बोर्ड डिजाइन spartan3 और DVI चिप (TFP410PAP) का उपयोग कर एक प्रदर्शन ड्राइविंग. यह बहुत अच्छी तरह से काम कर रहा है, लेकिन अन्य व्यापार संवर्धन के लिए जिम्मेदार लोग मुझे यादृच्छिक संकल्प का एहसास करने के लिए चाहते हैं. लेकिन मुझे लगता है कि यह असंभव है के बाद से ग्राफिक कार्ड केवल उन मानक समय का समर्थन. क्रिसमस की शुभकामनाएँ!
I
Iouri
Guest
हाँ, यह संभव है. लेकिन मुझे लगता है कि आप PLL के बाद से परहेज़गार क्ष्क्ष्क्ष् पर अपने FPGA reprogram की जरूरत है उड़ान पर reconfigurable नहीं है. असल में यहाँ आप Hsync कुल लंबाई नाड़ी VSYNC totla लंबाई नाड़ी डे Hsync शुरू, लंबाई डे VSYNC शुरू, नाड़ी की लंबाई और offcourse विभिन्न प्रस्तावों के लिए चर घड़ी अच्छा कमी के VSYNC लंबाई ऑफसेट VSYNC Hsync लंबाई ऑफसेट Hsync पर देख रहे हैं और क्या मजेदार!!
E
EDA_hg81
Guest
मैं एक विस्तारित निगरानी के साथ मेजबान कंप्यूटर को जोड़ने की कोशिश की है. कस्टम समय इस पर नजर रखने के लिए काम नहीं कर रहा, मैं scoped का इस्तेमाल किया है DVI से उत्पादन में संकेत की जांच कर रहे हैं, यह लगता है कि मेजबान कंप्यूटर कस्टम समय स्वीकार नहीं करता है. मैं शक्ति पट्टी का इस्तेमाल किया है ग्राफिक की स्थापना के समय सेटिंग अधिलेखित. यह अभी भी काम नहीं करता है. शायद ग्राफिक कार्ड कस्टम समय का समर्थन नहीं करता. लेकिन मेरी VHDL कोड properlly सभी मानक समय के लिए काम कर सकते हैं. धन्यवाद.
I
Iouri
Guest
आप कौन सा डीवीआई कोडेक का उपयोग कर रहे हैं?
E
EDA_hg81
Guest
डीवीआई कोडेक मैं का उपयोग कर रहा हूँ एक वाणिज्यिक मॉनिटर से नकल की है. यह बहुत अच्छी तरह से सभी मानक समय के लिए काम कर रहा है. मैं कि EEPROM के अंदर सभी कस्टम समय लिखने? सभी सुझावों के लिए धन्यवाद.
C
caplash_vlsi
Guest
मुझे लगता है कि u उर बोर्ड युक्ति के साथ जांच करना होगा.
E
EDA_hg81
Guest
यह संभव का उपयोग संयमी 3 sdi वीडियो डेटा प्राप्त है? डेटा भाप दर 1.485Gb / s किसी भी विचारों के लिए धन्यवाद है.
C
cippalippa
Guest
हाय, संयमी 3 के साथ संभव है SD-sdi वीडियो डेटा (270 MB / s) प्राप्त; ही लगता है अगर तुम घबराना सही करना चाहता हूँ तुम एक बाहरी VCO डाल करने के लिए सबसे अच्छा घड़ी वसूली कर mus. 1485 में GB / s HD-SDI के लिए आप एक Virtex serie FPGA का उपयोग करें, क्योंकि आप ब्लॉक करने के लिए रॉकेट का उपयोग करने की आवश्यकता है चाहिए मैं / ओ Xilinx के स्रोत कोड के साथ प्रत्येक आवेदन मुक्त संदर्भ डिजाइन के लिए वेब साइट में है, मैं यह कोशिश की और पूरी तरह से काम, मैं HD-SDI के लिए लगता है कि आप के लिए सबसे अच्छा समाधान के लिए Xilinx VIODC विकास बोर्ड का उपयोग क्रम में विकसित करने के लिए है आवेदन. Daniele संबंध
E
EDA_hg81
Guest
कोई HDTV विकोडक चिप उपलब्ध है? चूंकि Virtex महंगा है.
C
cippalippa
Guest
हाय, अगर विकोडक के लिए आप एक (ओ serialize) आप एक Gennum चिप का उपयोग कर सकते हैं (उदाहरण के लिए चिप deserialize मतलब है: hxxp: / / www.gennum.com/video/products/gs1560a_gs1561.htm hxxp: / / www.gennum.com / video/products/gs1532.htm) या आ राष्ट्रीय अर्धचालक चिप (national.com), यदि आप इसे अनुरूप संकेत में बदलने की जरूरत है आप एक अनुरूप उपकरणों आईसी का उपयोग कर सकते हैं (आप कैसे xilinx viodc बोर्ड में क्या देख सकते हैं और इसे कॉपी कर सकते हैं ). हालांकि, अगर आप छोटे आकार रॉकेट के साथ Virtex 2 समर्थक का उपयोग करें मैं / हे यह कम खर्चीला Gennum या राष्ट्रीय अर्धचालक समर्पित चिप के लिए सम्मान है. सादर
E
EDA_hg81
Guest
आपको बहुत बहुत धन्यवाद! क्रिसमस की शुभकामनाएँ! एक और सवाल .. क्या आप जानते हैं DVI अंतरफलक के लिए EDID? मैं जैसे संकल्प मानक समय से ताल्लुक नहीं रखता विस्तारित निगरानी के लिए यादृच्छिक संकल्प कैसे महसूस कर सकते हैं.
C
cippalippa
Guest
नमस्कार, unforunatly मैं DVI अंतरफलक नहीं जानता तो मैं तुम मदद नहीं कर सकता. मैं देख रहा हूँ कि Xilinx VIODC बोर्ड में DVI संबंधक दो आईसी पर निकट हैं: एनालॉग ADV7123 उपकरणों (ट्रिपल डैक) और टेक्सास इंस्ट्रूमेंट्स TFP410PAP (DVI ट्रांसमीटर). मैं अगर यह आप में मदद करेगा पता नहीं है. अलविदा और मेरी क्रिसमस!
E
EDA_hg81
Guest
मैं एक पीसीबी बोर्ड डिजाइन spartan3 और DVI चिप (TFP410PAP) का उपयोग कर एक प्रदर्शन ड्राइविंग. यह बहुत अच्छी तरह से काम कर रहा है, लेकिन अन्य व्यापार संवर्धन के लिए जिम्मेदार लोग मुझे यादृच्छिक संकल्प का एहसास करने के लिए चाहते हैं. लेकिन मुझे लगता है कि यह असंभव है के बाद से ग्राफिक कार्ड केवल उन मानक समय का समर्थन. क्रिसमस की शुभकामनाएँ!
I
Iouri
Guest
हाँ, यह संभव है. लेकिन मुझे लगता है कि आप PLL के बाद से परहेज़गार क्ष्क्ष्क्ष् पर अपने FPGA reprogram की जरूरत है उड़ान पर reconfigurable नहीं है. असल में यहाँ आप Hsync कुल लंबाई नाड़ी VSYNC totla लंबाई नाड़ी डे Hsync शुरू, लंबाई डे VSYNC शुरू, नाड़ी की लंबाई और offcourse विभिन्न प्रस्तावों के लिए चर घड़ी अच्छा कमी के VSYNC लंबाई ऑफसेट VSYNC Hsync लंबाई ऑफसेट Hsync पर देख रहे हैं और क्या मजेदार!!