यादृच्छिक जनरेटर verilog स्रोत कोड

[openwindows]

जो पोस्ट कर सकते हैं?

 

[gauiver]

वहाँ एक भ्रम यहाँ है. यू saics thnat की आंतरिक संरचना या आंतरिक संरचना क्या बाहर आता है और अधिकतम दो तरह कुछ सॉफ्टवेयर से संबंधित कुछ के बारे में पूछ रहे हैं. plz यह स्पष्ट है लेकिन किसी भी मामले में यू मिलेगा इस उपयोगी [ख] [रंग = लाल] 1 चेतावनी (-5 प्रविष्टियाँ - 20 अंक), अनुलग्नक 1 नष्ट कर दिया - यह फ़ाइल - इस पोस्ट में आम अनुरोध के साथ कुछ भी नहीं 2 बनाया है elektroda पर 1000 बार अपलोड. और सभी के अधिकांश यह वेब पर स्वतंत्र रूप से availlable है! [/B] [/ रंग]

 

[gauiver]

व्रत एक सेमेस्टर में एक पूरे पाठ्यक्रम से अधिक thats. अच्छी तरह से यू इस साइट पर एक बहुत खोजने के लिए वहाँ asychronous डिजाइन asic पर ई - पुस्तकें एक बहुत कुछ कर रहे हैं और कर सकते हैं भी इस लगाव की जांच करते हैं यह भी मददगार होगा. मुझे लगता है कि यू rfeally इस साइट becaz जांच मुझे लगता है मैं काफी asychronous डिजाइन पर डेटा की बड़ी मात्रा में देखा है 20MB के बारे में होना चाहिए. और मैं जिस तरह से क्या यू becaz कर रहे हैं उन सभी को अपने पाठ्यक्रम में अध्ययन नहीं किया है.

 

[dainis]

देखो Verilog और VHDL सीआरसी कोड जनरेटर: http://www.easics.be/webtools/crctool url [/]

 

[philewar]

[बोली = Benny] जो पोस्ट? [/ उद्धरण] नमस्ते Benny, आप यादृच्छिक संख्या जनरेटर का मतलब क्या कर सकते हैं?

 

[it_boy]

हाय Benny, यदि यह सिर्फ एक यादृच्छिक संख्या जनरेटर आप चाहते है, 15 - बिट बहुपद के साथ संलग्न एक छद्म यादृच्छिक संख्या एक 64 बिट समानांतर उत्पादन पैदा

 

[dainis]

Http://www.deeps.org/hdl_models/index.html http://www.deeps.org/hdl_models/lfsr_counter.html http:/ / www.deeps.org / hdl_models / rand.html url [/]

 

[philewar]

नमस्कार, कैसे के बारे में सच यादृच्छिक संख्या जनरेटर के बारे में? मुझे लगता है कि यह कुछ असली यादृच्छिक बीज बाहरी सही पढ़ा होगा? Thx.

 

[it_boy]

मैं एक सच्चे यादृच्छिक संख्या की तरह कुछ भी नहीं लगता. randomness के बीज मूल्य की लंबाई पर निर्भर करता है और बहुपद इस्तेमाल किया. जो कुछ भी इस्तेमाल किया बीज मान हो, यादृच्छिक पैटर्न एक यादृच्छिक पैटर्न जनरेटर उत्पन्न कर सकते हैं एक ही बहुपद के आधार पर किया जाएगा. बीज मूल्य केवल यादृच्छिक संख्या के शुरू मूल्य को परिभाषित करता है. कृपया कोई मुझे सही अगर मैं गलत हूँ

 

[philewar]

नमस्ते it_boy, हम्म, शायद तुम ठीक कह रहे हैं. यदि स्रोत से एक सफेद शोर या sth है के बारे में क्या. पसंद है?

 

[maxplus1000]

इस यादृच्छिक जनरेटर synthesisable हो सकता है?

 

[philewar]

LFSR synthesisable है जबकि अन्य छद्म यादृच्छिक संख्या जनरेटर केवल अनुकरण के लिए कर रहे हैं.

 

[maniasonic]

एक सच्चे यादृच्छिक जनरेटर निश्चित synthesible डिजिटल डिजाइन ... उच्छ्वास के रूप में बाहर आ असंभव है ...

 

[samlee]

यह कैसे यादृच्छिक है? मेरा मतलब है कितने संख्या मान फिर से दोहराने जाएगा?

 

[always@smart]

प्रिय सब, किसी को भी या यादृच्छिक संख्या जनरेटर और रैंडम संख्या सत्यापनकर्ता के लिए कोड पता है. मैं ट्रान्सीवर, जो ट्रांसमीटर 8 बिट PRBS है और रिसीवर PRBS सत्यापन के लिए डिजाइन किया है. किसी भी जानकारी बहुत सराहना की है. आपको अग्रिम धन्यवाद. सादर, Alwys @ स्मार्ट

 

[baonguyenpro]

रैखिक प्रतिक्रिया शिफ्ट पंजीकरण छद्म यादृच्छिक द्विआधारी अनुक्रम आप पुस्तक में पा सकते हैं: "डिजिटल सिस्टम के रैपिड प्रोटोटाइप" "एचडीएल चिप डिजाइन" Altera, Xilinx के आवेदन नोट.

 

[sparso]

मैं एक पाश वापस परीक्षण के लिए एक PRBS जनरेटर और विश्लेषक डिजाइन की जरूरत है. किसी भी विचार है जहाँ मैं कुछ जानकारी प्राप्त कर सकते हैं?

 

[jasonkee111]

मैं एक सरल LFSR का उपयोग करने के लिए है यादृच्छिक संख्या generare. यादृच्छिक संख्या के सेट FFT (डीबी बनाम freq में बिजली) के माध्यम से पारित कर रहे हैं. हालांकि, freq प्रतिक्रिया कम freq पर बढ़ती जा रही है. तभी उच्च freq के लिए मोटे तौर पर फ्लैट बनाए रखने. वहाँ कम freq में वृद्धि के साथ कोई समस्या है? यदि हां, तो मैं कारण पता कर सकते हैं? FYI करें, सफेद शोर freq प्रतिक्रिया की बहुत उच्च freq के लिए कम से लगभग सपाट है. धन्यवाद