योजनाबद्ध Translator (EDIF -> schemaitc ईसीएस)

[joe2moon]

विषय <How में ECS> में gate-level netlist आयात करने,
elone पोस्ट: 06 Oct 2002 18:45
[बोली elone = ""] मैं कुछ साल के लिए, ECS241 446 प्रयोग करते हैं, मुझे लगता है कि आपके सवाल का कोई जवाब नहीं होगा!के बारे में लाखों फाटकों netlist ईसीएस में, सोचो, तुम इसे हजारों पृष्ठों को विभाजित करना चाहिए, यह संभव नहीं! बोली [/]

मैंने पाया वहाँ अलग योजनाबद्ध स्वरूप बदलने के लिए उपकरण मौजूद है
ज पर ** p: / www.dataxpress.c0m/ /

अगर मैं पहले ही फाटक-EDIF द्वारा योजनाबद्ध रूप स्तर netlist लिखा है
$ 'ynopsys Des! gn C0mpiler, तो मैं DXL102 का उपयोग करने में इसे अनुवाद कर सकते हैं
ईसीएस. Sch प्रारूप.

तो बजाय 'अगर योजनाबद्ध अनुवादक के लिए उपकरण मौजूद है? ",
सवाल है? "चाहिए कोई भी एक 'DataXpress सॉफ्टवेयर साझा कर सकते हैं"

उत्तर के लिए प्रतीक्षा की जा रही

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="आश्चर्य" border="0" />

 

[petarpav]

क्या यह सॉफ़्टवेयर Xilinx के साथ काम करते हो?

 

[joe2moon]

कई EDA .... उपकरणों के बीच संबंध

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="आश्चर्य" border="0" />1.Synari0
ग्यारहवीं | inx. $ Ynario चुनाव आयोग $ बिक्री बंद है!
पुनश्च: कोई नई युक्ति का समर्थन न अद्यतन क्सी द्वारा आपूर्ति की जाएगी | इन उत्पादों के लिए inx.

2.Linx! एक्स और Cohesi0n
ग्यारहवीं | inx योजनाबद्ध कब्जा चुनाव आयोग उपकरण (इंजीनियरिंग कैप्चर $ $ ystem लाइसेंस प्राप्त है) C.0.hesion सिस्टम को

3.डी taXpress पर ()
ईडीआई ( 'DataXpress डेटाबेस लिंक) एक एकीकरण केंद्र जिसके माध्यम से इलेक्ट्रॉनिक डिजाइन जानकारी अलग EDA विक्रेता डेटाबेस या प्रारूपों के बीच गुजरता है.

DXL1OO: चुनाव आयोग $ योजनाबद्ध Translator
DXL1OO योजनाबद्ध Translator दोनों में और इंजीनियरिंग के कैप्चर $ बाहर ystem डेटाबेस योजना विषयक जानकारी हस्तांतरण.में और चुनाव आयोग के $ बाहर सभी डेटा ईडीआई डाटाबेस के माध्यम से गुजरती हैं.यह तो या तो सीधे या अन्य EDA विक्रेताओं से स्थानांतरित कर सकते हैं (ईडीआई डेटाबेस से जोड़ा) या हो या किसी EDA विक्रेता है कि एक EDIF योजनाबद्ध अंतरफलक से है.

DXL15OO: Verilog Netlist Translator
DXL15OO Verilog Netlist अनुवादक और ईडीआई से संरचनात्मक Verilog जानकारी हस्तांतरण.
इस प्रकार, DXL15OO किसी भी EDA विक्रेता डेटाबेस या प्रारूप है कि ईडीआई के साथ एकीकृत है एक Verilog लिंक प्रदान करता है.Verilog जानकारी भी एक EDIF netlist फ़ाइल, या संरचनात्मक Verilog उत्पादन के लिए हो एक EDIF netlist फाइल पढ़ने के द्वारा बनाई जा सकता है.

 

[andy2000a]

मेरे मित्र ने कहा कि 6.0 ईसीएस (Cohession HDS) का समर्थन स्पाइस / इनपुट verilog -> योजनाबद्ध और संपादित कर सकते हैं, spiceVisionalos योजनाबद्ध को मसाला पढ़ा है, लेकिन समर्थन अन्य netlist नहीं