S
surianova
Guest
हाय सब,
वोल्टेज नियामक डिजाइन के सामान्य रूप में, संधारित्र कर उत्पादन में बाह्य हम प्रयोग करते हैं?
वोल्टेज नियामक डिजाइन के सामान्य रूप में, संधारित्र कर उत्पादन में बाह्य हम प्रयोग करते हैं?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
V
v_c
Guest
हाँ, तुम लगभग हमेशा उत्पादन में समाई ज़रूरत है कुछ.पुराने NPN नियामकों (जैसे आधारित 78xx) श्रृंखला स्थिर हैं और वे बहुत समाई ज्यादा उत्पादन करने की जरूरत नहीं.इस कारण वे प्रतिबाधा उत्पादन कम कर रहे हैं के आधार पर एक बहुत emitter अनुयायी जो है.
PNP या PMOS आधारित कम छोड़ने वालों (नियामकों LDOs भी रूप में) ज्ञात करना बड़ा समाई स्थिरता के लिए बहुत आवश्यकता होती है.आगे मुद्दे उलझी है कि संधारित्र) ESR चाहिए कुछ समकक्ष श्रृंखला प्रतिरोध (.(ESR संधारित्र जो भाग के निहित है एक समाई के साथ) एक साथ ही समारोह में पाश हस्तांतरण लाभ शून्य वृद्धि करने के लिए देता है एक संचरण और इस प्रणाली को स्थिर करने में मदद करता है.ऐसा लगता है कि डिजाइन के मूल्य ESR चाहिए नहीं मधुमक्खी भी उच्च मार्जिन अन्यथा चरण में कम या बहुत कम करने के लिए एक उचित व्यवस्था भी की जाएगी.अधिकांश निर्माताओं के नियामकों के लिए उनकी जरूरत है निर्दिष्ट करें कि ESR की सीमा होती है.
तो अगर आप LDO ESR पर उत्पादन के अपने संधारित्र के साथ बहुत कम * * अच्छा उपयोग के एक वास्तविक है, तो आप आपके नियामक के उत्पादन पर दोलनों की निश्चित रूप से बहुत मिलता है.तो इस मामले में बेहतर घटक डिजाइन और अधिक विश्वसनीय है या नहीं अनुवाद करने में एक बेहतर है.
http://focus.ti.com/lit/ds/symlink/tps76433.pdf आधारित LDO-लो एक नज़र में इस PMOS
9 शो पेज भूखंडों पर ESR मूल्यों लिए दी स्थिरता क्षेत्र की.
मुझे आशा है कि यह आप में मदद करता है बाहर.
सादर,<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$ v_c ' title="3 $ v_c" alt='3$ v_c ' align=absmiddle>
PNP या PMOS आधारित कम छोड़ने वालों (नियामकों LDOs भी रूप में) ज्ञात करना बड़ा समाई स्थिरता के लिए बहुत आवश्यकता होती है.आगे मुद्दे उलझी है कि संधारित्र) ESR चाहिए कुछ समकक्ष श्रृंखला प्रतिरोध (.(ESR संधारित्र जो भाग के निहित है एक समाई के साथ) एक साथ ही समारोह में पाश हस्तांतरण लाभ शून्य वृद्धि करने के लिए देता है एक संचरण और इस प्रणाली को स्थिर करने में मदद करता है.ऐसा लगता है कि डिजाइन के मूल्य ESR चाहिए नहीं मधुमक्खी भी उच्च मार्जिन अन्यथा चरण में कम या बहुत कम करने के लिए एक उचित व्यवस्था भी की जाएगी.अधिकांश निर्माताओं के नियामकों के लिए उनकी जरूरत है निर्दिष्ट करें कि ESR की सीमा होती है.
तो अगर आप LDO ESR पर उत्पादन के अपने संधारित्र के साथ बहुत कम * * अच्छा उपयोग के एक वास्तविक है, तो आप आपके नियामक के उत्पादन पर दोलनों की निश्चित रूप से बहुत मिलता है.तो इस मामले में बेहतर घटक डिजाइन और अधिक विश्वसनीय है या नहीं अनुवाद करने में एक बेहतर है.
http://focus.ti.com/lit/ds/symlink/tps76433.pdf आधारित LDO-लो एक नज़र में इस PMOS
9 शो पेज भूखंडों पर ESR मूल्यों लिए दी स्थिरता क्षेत्र की.
मुझे आशा है कि यह आप में मदद करता है बाहर.
सादर,<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$ v_c ' title="3 $ v_c" alt='3$ v_c ' align=absmiddle>
S
surianova
Guest
NMOS ट्रांजिस्टर के लिए normaly पास, बाह्य संधारित्र मैं सही नहीं कर रहा हूँ की आवश्यकता होती है?
PSRR है के बाहरी आवृत्ति बढ़ाने डीसी संधारित्र मदद चाहिए?
PSRR है के बाहरी आवृत्ति बढ़ाने डीसी संधारित्र मदद चाहिए?
V
v_c
Guest
not require a capacitor, but I think you still need something out there because you don't want your phase margin to be anything less than 45 degrees.
हाँ, NMOS, संधारित्र एक सिद्धांत
नहीं चाहिए
की आवश्यकता होती है लेकिन मुझे लगता है तुम अभी भी वहाँ कुछ बाहर की जरूरत है क्योंकि आप अपने डिग्री चरण नहीं करना चाहता मार्जिन 45 से भी कम समय के लिए कुछ भी किया जाना है.तो अगर तुम ढाल 0dB बिंदु के साथ -20db/decade पाश लाभ के साथ अच्छा है एक को पार करने में कम आवृत्तियों और बड़े लाभ, सिस्टम बहुत स्थिर होना चाहिए.बिजली की आपूर्ति अस्वीकृति अनुपात हमें बताता है कि कैसे संवेदनशील प्रणाली stablity वोल्टेज इनपुट में है बदलता है.अगर आप लाभ होगा एक बड़ा पर्याप्त कम आवृत्ति पाश लाभ PSRR पाश shoud होने inversely आनुपातिक है.
सादर,<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$v_c' title="3 $ v_c" alt='3$v_c' align=absmiddle>
हाँ, NMOS, संधारित्र एक सिद्धांत
नहीं चाहिए
की आवश्यकता होती है लेकिन मुझे लगता है तुम अभी भी वहाँ कुछ बाहर की जरूरत है क्योंकि आप अपने डिग्री चरण नहीं करना चाहता मार्जिन 45 से भी कम समय के लिए कुछ भी किया जाना है.तो अगर तुम ढाल 0dB बिंदु के साथ -20db/decade पाश लाभ के साथ अच्छा है एक को पार करने में कम आवृत्तियों और बड़े लाभ, सिस्टम बहुत स्थिर होना चाहिए.बिजली की आपूर्ति अस्वीकृति अनुपात हमें बताता है कि कैसे संवेदनशील प्रणाली stablity वोल्टेज इनपुट में है बदलता है.अगर आप लाभ होगा एक बड़ा पर्याप्त कम आवृत्ति पाश लाभ PSRR पाश shoud होने inversely आनुपातिक है.
सादर,<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$v_c' title="3 $ v_c" alt='3$v_c' align=absmiddle>
S
surianova
Guest
v_c लिखा है:
not require a capacitor, but I think you still need something out there because you don't want your phase margin to be anything less than 45 degrees.
हाँ, NMOS, संधारित्र एक सिद्धांत
नहीं चाहिए
की आवश्यकता होती है लेकिन मुझे लगता है तुम अभी भी वहाँ कुछ बाहर की जरूरत है क्योंकि आप अपने डिग्री चरण नहीं करना चाहता मार्जिन 45 से भी कम समय के लिए कुछ भी किया जाना है.
तो अगर आप कम आवृत्तियों पर एक बड़ा लाभ और -20db/decade ढाल के साथ 0dB बिंदु को पार करने के साथ एक अच्छा पाश हासिल किया है, सिस्टम बहुत स्थिर होना चाहिए.
बिजली की आपूर्ति अस्वीकृति अनुपात हमें बताता है कि कैसे संवेदनशील प्रणाली stablity इनपुट वोल्टेज में परिवर्तन करने के लिए है.
अगर आप एक बड़ा पर्याप्त कम आवृत्ति पाश लाभ PSRR shoud inversely पाश हासिल करने के लिए आनुपातिक होना चाहिए.सादर,
<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$v_c' title="3 $ v_c" alt='3$v_c' align=absmiddle>
not require a capacitor, but I think you still need something out there because you don't want your phase margin to be anything less than 45 degrees.
हाँ, NMOS, संधारित्र एक सिद्धांत
नहीं चाहिए
की आवश्यकता होती है लेकिन मुझे लगता है तुम अभी भी वहाँ कुछ बाहर की जरूरत है क्योंकि आप अपने डिग्री चरण नहीं करना चाहता मार्जिन 45 से भी कम समय के लिए कुछ भी किया जाना है.
तो अगर आप कम आवृत्तियों पर एक बड़ा लाभ और -20db/decade ढाल के साथ 0dB बिंदु को पार करने के साथ एक अच्छा पाश हासिल किया है, सिस्टम बहुत स्थिर होना चाहिए.
बिजली की आपूर्ति अस्वीकृति अनुपात हमें बताता है कि कैसे संवेदनशील प्रणाली stablity इनपुट वोल्टेज में परिवर्तन करने के लिए है.
अगर आप एक बड़ा पर्याप्त कम आवृत्ति पाश लाभ PSRR shoud inversely पाश हासिल करने के लिए आनुपातिक होना चाहिए.सादर,
<img src='http://www.elektroda.pl/cgi-bin/mimetex/mimetex.cgi?3$v_c' title="3 $ v_c" alt='3$v_c' align=absmiddle>
ग
गूगल
Guest
[No message]
V
v_c
Guest
खैर, मुझे विश्वास है PSRR हस्तांतरण एक बहुत ही यह समारोह आवृत्ति है response.and यह प्रणाली के डंडे से प्रभावित हो जाएगा.इस हस्तांतरण समारोह के उत्पादन में वोल्टेज के लिए है से इनपुट पर एक अशांति तो यह बेहतर है अस्वीकृति होने में रुचि रखते हैं बहुत सारे है की आप आवृत्तियों पर क्षीणन.
S
suria3
Guest
हाय V_C,
मैं कुछ पत्रिकाओं पढ़ा एक, उल्लेखनीय है कि बाह्य डाल नहीं एक कैप्स (आंतरिक या बात) PMOS और NMOS जाएगा डिजाइन के लिए दोनों LDO अस्वीकृति में मदद शोर में उच्च freq ट्रांजिस्टर गुजरती हैं.surianova मंच द्वारा में, आप के लिए उल्लेख किया है कि NMOS ट्रांजिस्टर पास, यह उत्पादन प्रतिबाधा है नहीं के रूप में टोपियां करने के लिए आवश्यक है कम है और यह अगर आप किसी भी छोटे टोपियां जोड़ने जाएगा में उच्च freq डंडे बदल ही.तो, इस मामले में मैं कैसे अपने आप को एक NMOS मनाने के लिए डिजाइन पारित LDO?आवश्यक है कि शोर अस्वीकृति उच्च freq के लिए है इस टोपियां??
सादर,
Suria
मैं कुछ पत्रिकाओं पढ़ा एक, उल्लेखनीय है कि बाह्य डाल नहीं एक कैप्स (आंतरिक या बात) PMOS और NMOS जाएगा डिजाइन के लिए दोनों LDO अस्वीकृति में मदद शोर में उच्च freq ट्रांजिस्टर गुजरती हैं.surianova मंच द्वारा में, आप के लिए उल्लेख किया है कि NMOS ट्रांजिस्टर पास, यह उत्पादन प्रतिबाधा है नहीं के रूप में टोपियां करने के लिए आवश्यक है कम है और यह अगर आप किसी भी छोटे टोपियां जोड़ने जाएगा में उच्च freq डंडे बदल ही.तो, इस मामले में मैं कैसे अपने आप को एक NMOS मनाने के लिए डिजाइन पारित LDO?आवश्यक है कि शोर अस्वीकृति उच्च freq के लिए है इस टोपियां??
सादर,
Suria
V
v_c
Guest
Suria,
मुझे लगता है तुम उत्पादन टोपियां में कुछ करना चाहिए डाल दिया.कहना क्या मेरा मतलब है कि आप सीमित कर सकता है बिना काम इसे संधारित्र यदि आप जानते हैं कि आपके लोड, इनपुट और श्रेणी के तापमान.लेकिन इस डिजाइन सीमांत किया जाएगा एक.एक वास्तविक उत्पाद के लिए किसी भी तरह, हम हमेशा की तरह) इनपुट की सलाह देते हैं टोपियां पर उत्पादन (और.क्षमा करें, मैं स्पष्ट रूप से अधिक बातें करना चाहिए ने कहा.कभी कभी मैं सोच रहा हूँ जानकारी संदेश लिखने की जल्दबाजी में लेकिन यह नहीं करता टाइप अंदर
सादर,
v_c
मुझे लगता है तुम उत्पादन टोपियां में कुछ करना चाहिए डाल दिया.कहना क्या मेरा मतलब है कि आप सीमित कर सकता है बिना काम इसे संधारित्र यदि आप जानते हैं कि आपके लोड, इनपुट और श्रेणी के तापमान.लेकिन इस डिजाइन सीमांत किया जाएगा एक.एक वास्तविक उत्पाद के लिए किसी भी तरह, हम हमेशा की तरह) इनपुट की सलाह देते हैं टोपियां पर उत्पादन (और.क्षमा करें, मैं स्पष्ट रूप से अधिक बातें करना चाहिए ने कहा.कभी कभी मैं सोच रहा हूँ जानकारी संदेश लिखने की जल्दबाजी में लेकिन यह नहीं करता टाइप अंदर
सादर,
v_c
P
pillar_chen
Guest
यह मुआवजा चरण है पर निर्भर है.
S
sudheer_vlsi
Guest
हाय,
प्रदर्शन के लिए अच्छा लोड विनियमन और मुआवजे के लिए esr हम नियामक जरूरत बाह्य संधारित्र का उपयोग करें.
प्रदर्शन के लिए अच्छा लोड विनियमन और मुआवजे के लिए esr हम नियामक जरूरत बाह्य संधारित्र का उपयोग करें.
D
dhasmana
Guest
हाय,
मैंने देखा है कि अगर ampr के UGB.तो कम PSRR यह शुरू करने के लिए उच्च पर नीचा frequencies.Even के लिए विवरण hogh freq.Any में करने के लिए सकारात्मक मूल्यों जाता है यह?
सादर,
जितेन्द्र.
मैंने देखा है कि अगर ampr के UGB.तो कम PSRR यह शुरू करने के लिए उच्च पर नीचा frequencies.Even के लिए विवरण hogh freq.Any में करने के लिए सकारात्मक मूल्यों जाता है यह?
सादर,
जितेन्द्र.
J
jgarciarivera
Guest
यहाँ एक संधारित्र पेश EDN से उत्पादन LDO के बिना एक फ़ाइल है
क्षमा करें, लेकिन आप में प्रवेश करने की आवश्यकता करने के लिए इस लगाव को देखने के
क्षमा करें, लेकिन आप में प्रवेश करने की आवश्यकता करने के लिए इस लगाव को देखने के