विलंब लाइन के बारे में

[ZengLei]

हाय, सब
में हम एक विलंब लाइन का उपयोग करें जहां shuold?
कैसे विलंब लाइन के बाजार में कई प्रकार की अब?
मैं 0.5ns बारे में मेरी संकेत देरी चाहता हूँ, मैं इंटरनेट पर खोज की, केवल पाया कहावत विलंब लाइन उत्पाद है, वहाँ किसी भी अन्य निर्माताओं रहे विलंब लाइन प्रदान करते हैं?
है FPGA द्वारा 0.5nanosecond के बारे में एक डिजिटल सिग्नल में देरी संभव है?

 

[FvM]

एन एस रेंज में विलंब से एक FPGA में आसानी से प्राप्त कर रहे हैं, आमतौर पर यह अपने समय की कमी सेट के लिए पर्याप्त है, लेकिन आप मैन्युअल रूप से भी तर्क कोशिकाओं डालने कर सकते हैं, कि संश्लेषण विशेषताओं द्वारा संरक्षित हैं.1 एन एस देरी के लिए के बारे में 3 या 4 तर्क कोशिकाओं की अपेक्षा करें.

अनुरूप दुनिया में, नियंत्रण रेखा देरी लाइनों सबसे देरी को प्राप्त करने के बहुमुखी हैं.वे पैक हिस्से के रूप में भी उपलब्ध हैं www.datadelay.com. सक्रिय (डिजिटल तर्क के एक अमीर पसंद है) और भी निष्क्रिय (नियंत्रण रेखा) विलंब लाइन.