संकेतों और चर के बीच अंतर

[महेश्वरी सचिन]

हाय .....and variables
in VHDL

किसी ने मुझे बता सकते हैं वाट का संकेत है
और VHDL में चर
के बीच अंतर है

 

[zolam]

गणित के क्षेत्र में इस तरह देखो: च (x)
एफ कुछ नियम निम्नलिखित समारोह है और एक्स पैरामीटर मान है

 

[महेश्वरी सचिन]

जवाब नहीं था लेकिन मैं और अधिक प्रासंगिक जवाब चाहिए लिए thanx.

 

[vlsi_whiz]

VHDL में एक सिग्नल एक तार है.एक संकेत पर निरभर है कि तुम कैसे एक तार का उपयोग करें या एक flip-flop/latch में संश्लेषित हो जाएगा.विश्व का संकेत है, वे पूरे मॉड्यूल को दिखाई / इकाई हो रहे हैं.

एक चर एक अस्थायी भंडारण तत्व है.स्थानीय चर, अर्थात हैं, वे इस प्रक्रिया के भीतर ही दिखाई दे रहे हैं, जहां आप उन की घोषणा.चर ज्यादातर में संश्लेषित हैं latches या FFs.चर केवल और घोषित कर सकते हैं प्रक्रिया के अंदर इस्तेमाल किया जाएगा.

जे Bhasker द्वारा अधिक जानकारी के लिए VDHL संश्लेषण भजन की पुस्तक देखें.

 

[tosonal.jain]

सचिन महेश्वरी ने लिखा है:

हाय .....

and variables
in VHDL
किसी ने मुझे बता सकते हैं वाट का संकेत है
और VHDL में चर
के बीच अंतर है

 

[vinodkumar]

नमस्ते
जहाँ तक संबंधित iam:
संकेत VHDL, जहां के रूप में चर में एक तार है एक अस्थायी भंडारण तत्व (कोई HW संश्लेषित) है;

अगर हम मान के लिए एक ही चक्र में बदलाव चर (अगले घड़ी में) अन्यथा संकेत घोषणा करना चाहता हूँ.

 

[megastar007]

इसके अलावा, चर भी एफएफ अगर पढ़ने B4 लेखन किया (निर्दिष्ट) था synthezied जा सकता है.यह चर के बजाय एक ही प्रक्रिया में संकेत का प्रयोग लाभकारी है.

 

[sanjay298]

VHDL में लिए चालक संकेत हैं, जो निर्धारित समय में मूल्यों प्रदान बनाया है
लेकिन चर ऐसी कोई चालकों के लिए बनाई गई हैं.

चर के मूल्य डेल्टा देरी के बिना किसी भी सौंपे हैं, लेकिन संकेत मूल्यों हमेशा डेल्टा विलंब के बाद सौंपा अगर कोई देरी बयान में काम कर रहे हैं के लिए निर्दिष्ट किया जाता है.