संयोजन Loops RTL कम्पाइलर में उत्पन्न

[seanigang]

नमस्ते!संश्लेषण के दौरान RTL कम्पाइलर का प्रयोग, संयोजन loops मेरे डिजाइन में पाए गए.के रूप में क्या कहते हैं, लॉग फाइल, उपकरण उन्हें निष्क्रिय, कई पदानुक्रमित उदाहरण नष्ट कर दिया, तो पाश तोड़ने जोड़ा.मैं उत्पन्न netlist प्रेरित है और उत्पादन waveform पर त्रुटियों को मिला.अब, मेरे सवाल कर रहे हैं:

वह क्या वास्तविक हार्डवेयर के लिए होता है / जब ये संयोजन loops अक्षम योजनाबद्ध थे?क्या इस उपकरण का संकेत, मॉड्यूल नष्टकरण, उदाहरण संयोजन पाश में शामिल?

किस तरह ये बातें करने के लिए दाईं तरफ कोई सुझाव?किसी भी मदद की गहराई से सराहना की है.TIA

 

[aravind]

हाय Seanigang,
संयोजन loops टूट चाप के साथ buffers जोड़ने (आई / पी ओ को / p द्वारा टूट) हैं.यह समय प्रयोजन के लिए किया जाता है.RTL संकलक समय इंजन डालने कंघी करता है.पाश ब्रेकरों.

वहाँ कंघी के साथ संबंध नहीं है.उदाहरण के विलोपन के साथ पाश ब्रेकर / संकेत मॉड्यूल /.

विशेषता को निम्नलिखित उदाहरण का विलोपन pls उपयोग नियंत्रण

set_attr delete_unloaded_ins झूठी /
set_attr delete_unloaded_seqs झूठी /

धन्यवाद
Aravind