V
viswa
Guest
संरचित ASIC और मुखौटा संरचित ASIC प्रोग्राम में कोशिकाओं द्वारा maent क्या है? यदि यह fpga और asic वाट के बीच में खड़ा है उसके fpga और asic को समानता है?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
A
arunragavan
Guest
संरचित ASICs उन जो सेल .. ASICs आधारित समान हैंइस पर एक नज़र रखना
एच पी **: / / www.synplicity.com/products/structuredasic/
समानता कोशिकाओं की व्यवस्था हो .. जुगालीलेकिन गंभीरता से ASICs और FPGAs पूरी तरह से अलग हैं.
के साथ संबंध है,
एच पी **: / / www.synplicity.com/products/structuredasic/
समानता कोशिकाओं की व्यवस्था हो .. जुगालीलेकिन गंभीरता से ASICs और FPGAs पूरी तरह से अलग हैं.
के साथ संबंध है,
D
dddain_bramage
Guest
> संरचित ASIC और मुखौटा संरचित ASIC प्रोग्राम में कोशिकाओं द्वारा maent क्या है?
संरचित ASICs अक्सर मानक 'की तुलना में हैं सेल ASICs ".मानक सेल ASICs में, ग्राहक पूरी स्वतंत्रता है वेफर के सभी "परत" को लागू करने (तर्क, आपस में होकर, आदि) एक संरचित ASIC में निर्माता पहले से ही आधार पर अंकित सर्किट के साथ एक "मानकीकृत फ्रेम" बेचता - परत.यह एक FPGA, कहाँ मर क्षेत्र तर्क फाटकों के एक उच्च मिश्रण (और, या, नहीं, adders, आबादी के साथ ऐसा ही है जैसे की तरह है आदि), और अधिक उन्नत संसाधनों की कुछ राशि (राम, रजिस्टर फ़ाइलें, PLLs, मैं / हे ब्लॉकों.)
मानक सेल ASICs, संरचित (एक ही मरने के क्षेत्र) कम उपयोग किया है ASICs के मुकाबले (कम तर्क क्षमता IE), लेकिन तेजी से बदलाव (tapeout से पहले सिलिकॉन समय) और कम लागत अनिवासी.तेजी से बदलाव का समय है क्योंकि संरचित नहीं है ASICs तेजी से निर्मित होते हैं - इसकी वजह यह संरचित-ASIC उत्पाद 'एक' मानकीकृत आधार परत गया है.निर्माता के उत्पाद के लिए लाइन, उत्पाद लाइन के सभी चिप्स समान है, इसलिए कर रहे हैं mfg उन्हें एक ग्राहक से पहले निर्माण कर सकते हैं एक आदेश प्रस्तुत करें.यह पहली सिलिकॉन के तेजी से वितरण की अनुमति देता है, ग्राहक की वापसी समय के बाद से महज धातु-ऊपरी परत को अंतिम रूप देने (परतों को आपस) ASIC की है.इसी तरह, एक ग्राहक ASIC क्रम केवल (ऊपरी परत) मास्क, एक tapeout के लिए अनिवासी लागत को कम करने का आंशिक सेट की आवश्यकता है.
मानक सेल ASICs आम तौर पर एक प्रति "कम है-इकाई लागत".और जाहिर है, के बाद से standar कोशिका ASICs 'एक रिक्त' floorplan, ग्राहक को पूर्ण स्वतंत्रता है के साथ शुरू करने के लिए अपने आवेदन के लिए मरने को अनुकूलित.(केवल प्रतिभा और प्रक्रिया के नियमों द्वारा डिजाइन लिमिटेड.) पर के रूप में फाउंड्री प्रक्रियाओं के लिए छोटा, मानक सेल tapeouts बढ़ना जारी रखने के लिए जारी है.एक लाभदायक मानक सेल ASIC उत्पाद के लिए breakeven बिंदु उच्च और उच्च (मात्रा के मामले में आगे जारी है.) संरचित ASICs और FPGAs तो संभावना के मध्य मात्रा आवेदन भर देगी.
मानक सेल ASICs की तरह, संरचित ASICs विभिन्न उत्पाद लाइनों में की पेशकश कर रहे हैं.वहाँ अभी 1 ग्राहकों परत को आपस के साथ उत्पादों रहे हैं (केवल 1 orderable मुखौटा-लेयर), और कर रहे हैं 4-5 परतों (4-5 orderable मुखौटा परतें-आपस में उत्पादों के साथ.) और हाँ, उत्पाद वे भेदभाव "पूर्व एम्बेडेड शामिल आईपी "(स्मृति नियंत्रक, microcontroller, उच्च मैं / हे, गति रैम एम्बेडेड / ROM, आदि)
संरचित ASICs अक्सर मानक 'की तुलना में हैं सेल ASICs ".मानक सेल ASICs में, ग्राहक पूरी स्वतंत्रता है वेफर के सभी "परत" को लागू करने (तर्क, आपस में होकर, आदि) एक संरचित ASIC में निर्माता पहले से ही आधार पर अंकित सर्किट के साथ एक "मानकीकृत फ्रेम" बेचता - परत.यह एक FPGA, कहाँ मर क्षेत्र तर्क फाटकों के एक उच्च मिश्रण (और, या, नहीं, adders, आबादी के साथ ऐसा ही है जैसे की तरह है आदि), और अधिक उन्नत संसाधनों की कुछ राशि (राम, रजिस्टर फ़ाइलें, PLLs, मैं / हे ब्लॉकों.)
मानक सेल ASICs, संरचित (एक ही मरने के क्षेत्र) कम उपयोग किया है ASICs के मुकाबले (कम तर्क क्षमता IE), लेकिन तेजी से बदलाव (tapeout से पहले सिलिकॉन समय) और कम लागत अनिवासी.तेजी से बदलाव का समय है क्योंकि संरचित नहीं है ASICs तेजी से निर्मित होते हैं - इसकी वजह यह संरचित-ASIC उत्पाद 'एक' मानकीकृत आधार परत गया है.निर्माता के उत्पाद के लिए लाइन, उत्पाद लाइन के सभी चिप्स समान है, इसलिए कर रहे हैं mfg उन्हें एक ग्राहक से पहले निर्माण कर सकते हैं एक आदेश प्रस्तुत करें.यह पहली सिलिकॉन के तेजी से वितरण की अनुमति देता है, ग्राहक की वापसी समय के बाद से महज धातु-ऊपरी परत को अंतिम रूप देने (परतों को आपस) ASIC की है.इसी तरह, एक ग्राहक ASIC क्रम केवल (ऊपरी परत) मास्क, एक tapeout के लिए अनिवासी लागत को कम करने का आंशिक सेट की आवश्यकता है.
मानक सेल ASICs आम तौर पर एक प्रति "कम है-इकाई लागत".और जाहिर है, के बाद से standar कोशिका ASICs 'एक रिक्त' floorplan, ग्राहक को पूर्ण स्वतंत्रता है के साथ शुरू करने के लिए अपने आवेदन के लिए मरने को अनुकूलित.(केवल प्रतिभा और प्रक्रिया के नियमों द्वारा डिजाइन लिमिटेड.) पर के रूप में फाउंड्री प्रक्रियाओं के लिए छोटा, मानक सेल tapeouts बढ़ना जारी रखने के लिए जारी है.एक लाभदायक मानक सेल ASIC उत्पाद के लिए breakeven बिंदु उच्च और उच्च (मात्रा के मामले में आगे जारी है.) संरचित ASICs और FPGAs तो संभावना के मध्य मात्रा आवेदन भर देगी.
मानक सेल ASICs की तरह, संरचित ASICs विभिन्न उत्पाद लाइनों में की पेशकश कर रहे हैं.वहाँ अभी 1 ग्राहकों परत को आपस के साथ उत्पादों रहे हैं (केवल 1 orderable मुखौटा-लेयर), और कर रहे हैं 4-5 परतों (4-5 orderable मुखौटा परतें-आपस में उत्पादों के साथ.) और हाँ, उत्पाद वे भेदभाव "पूर्व एम्बेडेड शामिल आईपी "(स्मृति नियंत्रक, microcontroller, उच्च मैं / हे, गति रैम एम्बेडेड / ROM, आदि)