संश्लेषण के बाद अतिरिक्त इकाई

[sheikh]

नमस्ते Dears मैं एक VHDL कोड और फिर यह संश्लेषण लिखा था. संश्लेषण का परिणाम एक इकाई है कि यह मेरे डेटा पथ में नहीं है (संलग्न अंजीर में, जोड़ें / उप और कहा कि इससे जुड़े एक रजिस्टर के बीच). यह एक एफडी (एक 32 बिट D_ff) है, तुम मुझे बताओ, क्यों ISE संश्लेषण के बाद इस इकाई का उत्पादन कर सकता है? और कैसे मैं निम्नलिखित कोड है कि, जोड़ें / उप REG_4 सीधे कनेक्ट बदल सकते हैं? सादर प्रक्रिया (clk) प्रारंभ करना अगर (clk, mux_2x1_32bit बंदरगाह नक्शा (INPUT1 => C1_sig, input2 => C3_sig, एसईएल = उत्पादन Select_1>, = out_mux4_sig>): मुस्तफा [संलग्न CONFIG =] 80592 [/ संलग्न] [कोड] mux4 = '1 'और clk'event) फिर add_sub_0 अगर = '0' तो out_Add_sub_1_sig clk, भगदड़ = C4_sig>); [कोड /]

 

[ads_ee]

कुटुम्ब या गाँव का मुखिया out_Add_sub_1_sig एक रजिस्टर, जो आप अपने REG32_bit उदाहरण के द्वारा पीछा किया है. Sytnthesis उत्पादन वास्तव में आप क्या कोडित. मैं एक समस्या नहीं दिख रहा है. यदि आप अतिरिक्त Reg_4 उदाहरण रजिस्टर हटाने और असाइनमेंट C4_sig प्रदर्शन नहीं करना चाहती