[समस्या] स्कैन घुसाव में अमान्य घड़ी जाल, कृपया मदद!

[wjccentury]

जब एक मॉड्यूल (बड़ा नहीं है, केवल 8 चेन) में मैं स्कैन श्रृंखला सम्मिलित. मैं कई स्कैन फ्लिप फ्लॉप की श्रृंखला में लापता पाया. स्कैन चेक रिपोर्ट का कहना है: [ख] शिफ्ट सेल की घड़ी पिन सी.के. × × _reg अवैध रूप से gated है (TEST-186) [/b] मेरा परीक्षण घड़ी TCLK है, केवल एक. लापता स्कैन फ्लिप फ्लॉप सभी clock_gating_cell से फाटक घड़ी द्वारा दर्ज हैं. TCLK ------> संयोजन clock_gating_cell ------> स्कैन फ्लिप फ्लिप Synopsys बेचा कहते हैं, मेरा स्कैन विन्यास है "DFT compilier समानांतर कब्जा चक्र के दौरान संयोजन घड़ी gating का समर्थन करता है": full_scan, multiplexed_flip_flop, mix_clocks, internal_clocks (गलत), जगह (संरचना), अक्षम (सच) (झूठी), add_lockup कौन मुझे बता सकते हैं क्यों? आपको बहुत बहुत धन्यवाद!

 

[sameer_dlh25]

हाय wjccentury, मुझे यकीन है, लेकिन नहीं हूँ यह आप घड़ी fanin शंकु में लग रहा है कुछ संकेत अनुक्रमिक तत्व से संचालित है. जो अपनी घड़ी नेटवर्क के प्रभाव controllability. तुम आदेश check_test चलाने के लिए और ध्यान से चेतावनी और त्रुटि संदेश देख की जरूरत है. मैनुअल कहते हैं ऐसे मामले में आप एक टेस्ट 281 संदेश मिल जाएगा. इस प्रकार check_tets के साथ ऐसे सभी संदेशों को लगता है और इन चेतावनियों को हटाने की कोशिश. मुझे आशा है कि इस में मदद मिलेगी: डी

 

[dft_guy]

अधिकांश घड़ी gating कोशिकाओं जो कक्ष में अनुक्रमिक तत्वों बाईपास मोड स्कैन इनपुट है, पूरी तरह से नियंत्रित घड़ी बनाने प्राथमिक मैं / डिवाइस के हे. आप कर रहे हैं कि ऊपर hooking? जॉन [url = www.dftdigest.com] DFT डाइजेस्ट url [/]