W
wadaye
Guest
हाय सब:
यह केवल एक के साथ एक जटिल verilog डिजाइन का परीक्षण करने के लिए मुश्किल
है
testbench.तो जब मैं एक testbench fils
से अधिक
की पुष्टि
करने के लिए इस्तेमाल मेरी
डिजाइन, कैसे कवरेज अनुमान कर सकते हैं?कुछ अनुकार उपकरण या
है
कवरेज उपकरण यह काम कर सकता है?
wang1
यह केवल एक के साथ एक जटिल verilog डिजाइन का परीक्षण करने के लिए मुश्किल
है
testbench.तो जब मैं एक testbench fils
से अधिक
की पुष्टि
करने के लिए इस्तेमाल मेरी
डिजाइन, कैसे कवरेज अनुमान कर सकते हैं?कुछ अनुकार उपकरण या
है
कवरेज उपकरण यह काम कर सकता है?
wang1