स्विच

[firsttimedesigning]

तो मैं एक स्विच संधारित्र करनेवाला डिजाइन किए हैं (कृपया देख स्विच फ़ाइल टोपी करनेवाला).unforturnately, परिणाम बहुत अजीब लग रहा है.(देखें कृपया फ़ाइल सुप्रीम कोर्ट-आउटपुट)
लेकिन अगर मैं एक आदर्श opamp के साथ opamp की जगह है, तो परिणाम ठीक हो जाता है.(देखें कृपया सुप्रीम कोर्ट निर्गम (idealopamp)) फ़ाइल.

तो मेरा मानना है कि समस्या opamp है कि मैं डिजाइन किया है द्वारा casued है.लेकिन मैं कैसे कर सकता है मेरी opamp बेहतर ताकि परिणाम एक आदर्श की तरह दिखता है?
Opamp कि डिजाइन मैं उच्च (लगभग 80dB) लाभ और उच्च बैंडविड्थ (1Ghz) है.मैं और क्या कर सकते हैं?
क्षमा करें, लेकिन आप में प्रवेश करने की जरूरत है इस संलग्नक देखें

 

[ओल्ड निक]

मेरी आवाज स्विचन ऐसा लगता है, बिल्कुल के रूप में मुझे उम्मीद थी.
स्विच से पहले पढ़ मार डालो और यह ठीक हो जाएगा.

मैं चिप पर कई अनुसूचित जाति integerators बनाया है, (विभिन्न वास्तुकला और उपयोग) और मैं देखना है कि छोटे capacitances के साथ (मेरी capacitances को जमीन बंधे थे) की उम्मीद होती, शोर एपी के आकार के रूप में कम वृद्धि हुई है.लेकिन तुम अभी घड़ियों जब तुम बाहर पढ़ें मार डालते हैं.यदि आप लहर फार्म पर में ज़ूम, मैं तुम्हें देखता हूँ कि spikes बहुत संकीर्ण हैं शर्त लगाता हूँ, और उत्पादन घड़ी अवधि के 80-90% के लिए उम्मीद की कीमत पर वास्तव में है

 

[firsttimedesigning]

स्विच को मार डालो?
लेकिन अगर बाहर स्विच ले, तो यह अभ्यस्त "स्विच" संधारित्र, ... जो कि मैं नहीं चाहता है हाँ, वास्तव में हो, spikes संकीर्ण हैं और मैं कोई कैसे उनमें से छुटकारा पाने के लिए पता नहीं है ...

 

[chungming]

स्विच चौड़ाई NMOS डब्ल्यू विस्तार, और फाटक वोल्टेज यदि संभव हो तो.
लेकिन नमूने टोपी इतना छोटा है, बड़ा डब्ल्यू बड़े प्रभारी .... इंजेक्शन योगदान कर सकते हैं
तो मुझे लगता है कि वहाँ के बीच व्यापार तो बंद है.

 

[jiangxb]

बंद के कारण हो सकता है, पर प्रतिरोध बड़ी है, यह एकीकरण चरण में जोड़नेवाला आवृत्ति प्रतिक्रिया भ्रष्ट.आप स्विच चौड़ाई और उसके फाटक नियंत्रण वोल्टेज बढ़ाने के लिए अपनी प्रतिरोधक क्षमता पर कम करने और फिर से कोशिश कर सकते हैं.

 

[ओल्ड निक]

firsttimedesigning लिखा था:

स्विच को मार डालो?

लेकिन अगर बाहर स्विच ले, तो यह अभ्यस्त "स्विच" संधारित्र, ... जो कि मैं नहीं चाहता है हाँ, वास्तव में हो, spikes संकीर्ण हैं और मैं कोई कैसे उनमें से छुटकारा पाने के लिए पता नहीं है ...

 

[linkfox]

एक सुधार पारेषण गेट्स के साथ सभी NMOS स्विच की जगह हो सकता है,
nmos टीजी में / pmos कर उसी आकार के प्रभारी इंजेक्शन कम हो.

 

[firsttimedesigning]

निक के लिए,

उत्तर के लिए Thx, हाँ, मैं कैसे काम करता है देख सकते हैं.मूल्य में पढ़ें के बाद मैं स्विच मार डालते हैं.लेकिन वहाँ भी है करने के लिए spikes से छुटकारा?या spikes की मात्रा में कमी न?ग्राफ कि एक आदर्श सेशन का उपयोग करता है-amp तरह दिखता बनाएँ

फॉक्स के लिए,
उत्तर के लिए Thx, मैं टीजी और डमी स्विच लेकिन न तो उनमें से एक की कोशिश की है मिल spikes से छुटकारा पा सकता है ....

 

[xdy83]

u एक बड़ा नमूना टोपी बदलने चाहिए, और फिर कोशिश करें.
शायद समस्या अपनी सेशन से आता है, मुझे लगता है.

 

[pavan_adc]

मुझे भी यही समस्या है जब बंद टोपी int डिजाइन.
मुझे लगता है कि समस्या केवल स्विच के साथ है.मैं बड़ी चौड़ाई के साथ tr फाटकों का इस्तेमाल किया है तो भी मैं बहुत छोटी spikes हो रही है लेकिन यह nmos स्विच की तुलना में कम कर देता है.
यह कैसे कम करने के लिए पूरी तरह से.

 

[newtoanalogdesign]

मुझे भी हो रही वही समस्या

हम फाटक वोल्टेज (इस मामले घड़ी में) की आपूर्ति वोल्टेज से ऊपर बढ़ा सकते हैं.
मैं 3.3v आपूर्ति और 3.3v की घड़ी वोल्टेज का इस्तेमाल कर रहा हूँ.मैं इसे 3.3v आगे बढ़ा सकते हैं

 

[mickey_melomane]

स्विच में वृद्धि डब्ल्यू / एल पर प्रतिरोध कम कर देता है, लेकिन वृद्धि तटरक्षक पोत, feedthrough के लिए योगदान देता है कि यू उत्पादन में देखते हैं.यू नीचे तकनीकों के नमूने लिए उसे कम से कम प्लेट का उपयोग कर सकते हैं.जोड़ा गया 1 मिनट के बाद:NMOS स्विच इंजेक्शन के बाद एक नकारात्मक त्रुटि का उत्पादन है, और PMOS एक सकारात्मक त्रुटि पैदा करता है.दो में से एक संचरण फाटक में उचित नौकरशाही का आकार घटाने में मदद मिल सकती u इंजेक्शन voltages उठा देना.लेकिन ध्यान दें कि इंजेक्शन voltages के रद्द कर यह केवल VIN के एक मूल्य के लिए होता है ..जोड़ा गया 2 मिनट के बाद:जब स्रोत नोड (एक स्विच वृद्धि के इनपुट नोड), प्रभावी बुलावे के स्रोत वोल्टेज कम करता है, और स्विच बंद कर सकते हैं.इस प्रभाव का मुकाबला, गेट भी Vdd इसके बाद के संस्करण में वृद्धि की है!! है!Abo और ग्रे ने कागज देखें, "10 बिट 14.3 एडीसी pipelined MSPS".यह करूँगा योजना बढ़ाने घड़ी समझा ...

सिद्धार्थ

 

[शस्त्रागार]

स्विच की कमी आकार, opamp थोड़ा के लाभ में कमी

 

[umery2k75]

स्विच संधारित्र करनेवाला शब्द मेरे लिए नया नहीं है, मैं पहली बार इसे पढ़

<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="हैरान" border="0" />मैं पढ़ के बारे में यह स्विच के कुछ जोड़े और एक संधारित्र ऐसा कुछ का इस्तेमाल एक रोकनेवाला अनुकरण कर रहे हैं, लेकिन क्यों हम को रोकनेवाला प्रकार के कृत्रिम करना करना चाहते हैं, क्यों ना हम एक असली विरोध करनेवाला जोड़ूँ?

 

[edajason]

1) के लिए एक बड़ी आर उपयोग आपकी प्रतिक्रिया कैप से प्रभावित अपने BW shunting) (नहीं अगर तुम असली opamp उपयोग का प्रयास करें.पुनः सिमुलेशन चलाने के लिए देखो क्या अंतर है.
2) अपनी घड़ी की प्रेरणा के लिए, सुनिश्चित करें कि आप चरण 2 गैर अतिव्यापी घड़ियों प्रयोग कर रहे हैं.गैर अतिव्यापी अवधि के उच्च स्तरीय अवधि के लगभग 1-5% हो सकती है.

 

[lladnar23]

चूंकि यह एक नमूना-डेटा परिपथ है, निक की तरह ने कहा, उन यात्रियों स्विचन एक बहुत बड़ा मामला नहीं है.उपयोगी डेटा घड़ी spikes के बीच तनाव के स्तर में है.अपने एडीसी नमूना वोल्टेज और देखने के spikes नहीं होगा.यदि आप एक सतत व्यवस्था में उत्पादन का प्रयोग जा रहे हैं, आप इसे एक lowpass फ़िल्टर वैसे भी बाहर Nyquist पिछले आवृत्ति सामग्री को मिटा के माध्यम से चलाने की जरूरत है हूँ ...

 

[sm_rashtyan]

नमस्ते
मुझे लगता है कि अगर आप differantial मोड में सर्किट बदलने के लिए, प्रभारी इंजेक्शन और घड़ी feedthrough की वजह से समस्या का हल सब कर रहे हैं.अंतर मोड में अन्य शब्द में घड़ी feedthrough के प्रभाव completly रद्द कर दिया और आरोप इंजेक्शन का असर है काफी कमी आई है.यदि आप के बारे में 50khz को sampeling आवृत्ति सर्किट के व्यवहार decresed लेकिन बेहतर प्रभारी इंजेक्शन और घड़ी फ़ीड के माध्यम से decerement कारण होगा

 

[dkace]

नमस्ते,

मैं इस पर एक व्यापक सा हो के रूप में मैं एक अनुसूचित जाति के एडीसी पर एक पेटेंट किया और मैं अध्ययन किया जाएगा सब से ऊपर.

आप एक जोड़नेवाला निर्माण: पहला नमूना जरूरत इनपुट के माध्यम से तो यह उत्पादन.मैं इसे का उपयोग इस प्रकार है: तो M2, एम 3-M5 M6 मिलकर काम एक नमूना सुरक्षा चाहिए और योजना करेंगे.

तो, चलो इस टोपोलॉजी के मुख्य समस्याओं देखें:

1.घड़ी Feedthrough,
2.स्विच glitches,
3.Opamp ऑफसेट
4.संधारित्र बेमेल.

फिर, एक opamp उत्पादन पर उच्च वर्तमान ड्राइव के साथ एक दो चरण ओ टी ए के लिए विलंब और erronius कारण उत्पादन से बचने के लिए चार्ज आदि को धीमी गति से होना चाहिए

1.Clock feedthrough और glithing समस्याओं का हिस्सा पूरी तरह से वास्तव में एक अंतर OPAMP के साथ सही किया जा सकता है.

2.Glitches दूर होना निश्चित अगर तुम एक स्विच की दोनों पक्षों ने, पूरक घड़ी है कि मुख्य स्विच नियंत्रण के नियंत्रण पर समान आकार के डमी स्विच का उपयोग करेगा.इस शेष आरोप दोनों दिशाओं और glitching के नकारना हिस्सा देने के लिए एक समान रास्ते में परिणाम होगा.पारेषण फाटक आराम ख्याल रखना होगा.

3.Opamp ऑफसेट एक मुश्किल से एक है.यह "" वहाँ सीटों पर शुरू हो और आप इसे से बचने कर सकते हैं.लेकिन आप इसे छुपा सकते हैं!एक संधारित्र सही पर अपनी inergrator पर इनपुट नमूना लेने से पहले opamp इनपुट नमूना (जब M5-M2 पर हैं).इस ऑटो शून्य technique.The संधारित्र के अन्य थाली है भूमि या आम वोल्टेज के लिए एक स्विच के जरिए जोड़ा जाएगा (एक अंतर टोपोलॉजी के मामले में).तो जब
इनपुट वहाँ लागू किया जाएगा opamp की भरपाई वोल्टेज allready होगा आरोप संधारित्र द्वारा नकार दिया गया है.यह हर नमूने पर हो रहा होगा.ऑफसेट बंद है!

4.संधारित्र बेमेल मुश्किल काम से बचने के लिए है.इसलिए मैं इस पर एक पेटेंट है (वह, वह)!यदि यह योजना विषयक आप आगे कोई कदम उठाने की जरूरत के लिए ही है.मुझे आशा है कि मैं कुछ मदद की,

डी.

 

[xdy83]

मुझे लगता है कि समस्या सेशन से आता है.शायद इनपुट Vcm सही नहीं है, हो सकता है
शून्य?bcos, आदर्श सेशन ठीक है.

 

[alonemrt]

मुझे लगता है कि समस्या opamp से आता है