हम तर्क विश्लेषक के लिए एक replaement के रूप में उपयो&#23

[s3034585]

हाय दोस्तों
मैं एक पीसीआईघड़ी कोर और कुछ तर्क मेरे fpga में लागू है.वहाँ स्मृति के कुछ प्रकार की समस्या overwritting है तो मैं यह डिबग चाहता है.कुछ कचरा मूल्य एक विशेष पते पर लिखा जा रहा है.मैं नहीं कहाँ से आ रहा है पता है.जब मैं यह अनुकरण में परीक्षण यह dosnt किसी भी कचरा मूल्य शो लिखा जा रहा है.यह तर्क के अनुसार सही परिणाम देता है.इसलिए मैं इस समस्या को डिबग कोशिश कर रहा हूँ.
मैं नहीं एक तर्क विश्लेषक है.तो मैं इसके लिए chipscope उपयोग कर सकते हैं.यदि ऐसा है तो मैं इसे कैसे उपयोग कर सकते हैं.कृपया मुझे पता है.धन्यवाद
Tama

 

[BuBEE]

हाँ!
आप अपने डिजाइन के लिए ChipScope उपयोग कर सकते हैं, लेकिन Chipscope स्टोर डाटा के लिए xilinx FPGA में स्मृति खंड की जरूरत है, तुम FPGA में chipscope के साथ ट्रिगर सेट कर सकते हैं

इस कड़ी की कोशिश
http://www.xilinx.com/ise/optional_prod/cspro.htm

 

[ikru26]

chipscope Xilinx से सॉफ्टवेयर है और आप तर्क है analyzers से कनेक्ट करने की आवश्यकता है.तुम अकेले अपने उद्देश्य के लिए नहीं Chipscope कर सकते हैं

 

[stevepre]

ikru26,

मुझे नहीं लगता कि आपकी टिप्पणी सही है.

Chipscope एक तर्क विश्लेषक की तरह तरह की है.सबसे असुविधाजनक हिस्सा है कि आप फिर से है अपने डिजाइन संकलन, और कभी कभी यह समय टूट जाता है.उसके अलावा, chipscope सिर्फ एक तर्क विश्लेषक की तरह बर्ताव करती है.तुम वास्तव में एक तर्क analyer की जरूरत नहीं है करने के लिए chipscope के परिणाम देखते हैं.यह आपके पीसी में waveform प्रदर्शित करता है.

 

[cfriend]

ikru26 ने लिखा है:

chipscope Xilinx से सॉफ्टवेयर है और आप तर्क है analyzers से कनेक्ट करने की आवश्यकता है.
तुम अकेले अपने उद्देश्य के लिए नहीं Chipscope कर सकते हैं

 

[bansalr]

लेकिन मुझे लगता है कि ट्रिगर शर्तों chipscope में सीमित हैं.के रूप में अच्छी तरह से कब्जा घड़ी आंतरिक fpga घड़ी होगी.इतना कुछ समय के माप सही सही नहीं हैं और तर्क analyer की तुलना में.

ब्रैम भी एक सीमित कारक है.

 

[cfriend]

हाँ, पर कब्जा घड़ी भी एक समस्या है, लेकिन मुझे लगता है कि तुम एक उच्च PLL से गति FPGA में घड़ी उदाहरण के लिए, प्राप्त कर सकते हैं, अगर 50MHz में आपके सिस्टम काम, आप उपयोग कर सकते हैं एक 100MHz या अधिक PLL के रूप में इस्तेमाल से उच्च घड़ी कब्जा घड़ी.

 

[swapnil_vlsi]

heloo
verilo में यू हवलदार पीसीआईघड़ी कोड नहीं / vhdl ..
यू swappy.best पर मुझे मेल कर सकते हैं () gmail.com.
या कुछ बात है जो तुम पीसीआईघड़ी पुल से संबंधित .... हवलदार
इसकी एक मेरी acadamic परियोजना

 

[टैन]

मैं chipscope.I के साथ एक समस्या हो रहा हूँ कुछ संकेत देखने में असमर्थ (जो मैं विश्लेषण करने की जरूरत है) हालांकि पूरे कार्यक्रम synthesied है.(जैसे जब मैं संशोधित करने के लिए जाना हिस्सा जोड़ता है, मैं उस डिब्बे में कुछ संकेत मिल पा रहा हूँ हम उद्देश्य के लिए ट्रिगर slect कहाँ है.). किसी को भी मुझे बता सकते हो क्यों .. और मैं कैसे इस समस्या को हल कर सकते हैं.

 

[benradu]

बस बदलने के लिए हाँ या नरम और आप अपने संकेत मिलता हूँ XST गुणों में पदानुक्रम विकल्प रखो.