15.6 आवृत्ति विभक्त द्वारा एक विभाजन buid करने के लिए?

M

master_picengineer

Guest
15.6 आवृत्ति विभक्त द्वारा एक विभाजन buid करने के लिए?
 
शायद आप डेल्टा - सिग्मा न्यूनाधिक और 2divider (15 / / 16) यह करने के लिए उपयोग कर सकते हैं.
 
क्या आवृत्ति इनपुट है? यह तय है या अलग? यहाँ कुछ विचार कर रहे हैं. 1: मैं यकीन है कि अन्य लोगों को और अधिक सुझाव होगा हूँ. एक विभाजन एक PLL के द्वारा 78 बाद काउंटर है कि 5 से गुणा. या उपाध्यक्ष प्रतिकूल. 2. एक विभाजन-78 एक bandpass फिल्टर के बाद काउंटर 5 हार्मोनिक के लिए tuned. या उपाध्यक्ष प्रतिकूल. 3. यदि आप उच्च घबराना के बारे में परवाह नहीं है, कुछ डिजिटल तर्क है कि हर 78 इनपुट दालों के लिए 5 दालों आउटपुट है का उपयोग करें. 4. प्रत्यक्ष डिजिटल संश्लेषण तकनीक (DDS) का उपयोग करें. डिजिटल संचायक या काउंटर, sinewave रोम, डैक, और कम पास फिल्टर.
 
धन्यवाद, रेफरी = 50 = आउट 780 मेगाहर्ट्ज और 790 मेगाहर्ट्ज के बीच मेगाहर्ट्ज
 
क्या आप का मतलब है कि तुम * * आवृत्ति वृद्धि करना चाहते हैं? कि एक आवृत्ति गुणक होगा. आपका इनपुट आवृत्ति तय है, लेकिन अपने उत्पादन में आवृत्ति चर रहा है? कि सही है? कि प्रोग्राम सिंथेसाइज़र के कुछ प्रकार की तरह लगता है.
 
हाय गूंज, मैं चाहता हूँ एक PLL के लिए विभक्त का उपयोग करें. विभक्त VCO के उत्पादन में संकेत विभाजन के लिए इस्तेमाल किया जाएगा.
 

Welcome to EDABoard.com

Sponsor

Back
Top