3 संकेत जनरेटर के द्वारा एक आवृत्ति विभाजित डिजाइन करने के लिए

[drewnity]

हाय!! मैं वर्तमान में मेरे "डिजिटल संचार के लिए FPGA आधारित संकेत जनरेटर" परियोजना पर काम कर रहा हूँ. यकीन है कि कैसे एक 3 उत्पादन से विभाजित आवृत्ति पाने के लिए भी नहीं. वहाँ किसी भी विचार है? मैं ब्लॉक आरेख का उपयोग कर रहा हूँ मेरे FPGA डिजाइन. कोई सुझाव? धन्यवाद

 

[vhdl4u]

मूल रूप से आप के लिए एक काउंटर है जहां यह 0, 1 और 2 गिनती उत्पन्न neead. तो, अपने 2 बिट काउंटर उत्पादन / 3. अब, pl. कृपया ध्यान दें कि कि उत्पादन 50% कर्तव्य चक्र नहीं होगा. यदि आप 50% कर्तव्य चक्र की जरूरत है तो आप और अधिक सर्किट की जरूरत है.

 

[user_asic]

डीसीएम उपयोग क्यों नहीं?